英特爾首席執(zhí)行官帕特·基辛格（Pat Gelsinger）在“innovation 2023”上展示了使用英特爾ucie ip芯片組的世界第一個(gè)UCIe連接的Chiplet（小芯片）處理器。與Intel 3工藝節(jié)點(diǎn)上制造的synopsys ucie ip芯片相匹配。兩個(gè)芯片通過(guò)英特爾的emib接口進(jìn)行通信。

ucie （universal chiplet interconnect express）接口由英特爾、amd、arm、英偉達(dá)、tsl和三星等120家企業(yè)支持。該interconnection的目標(biāo)是，通過(guò)開(kāi)放源代碼設(shè)計(jì)，使芯片之間的相互連接標(biāo)準(zhǔn)化，從而節(jié)省費(fèi)用，并培育更廣泛的驗(yàn)證的chiple生態(tài)系統(tǒng)。

今天的多chiplet包使用專(zhuān)有接口和協(xié)議相互通信，因此廣泛使用第三方chiplet是一件困難的事情。ucie的目標(biāo)是創(chuàng)造一個(gè)具有標(biāo)準(zhǔn)化接口的生態(tài)系統(tǒng)，以便芯片制造企業(yè)能夠輕易地從其他設(shè)計(jì)師那里選擇芯片，并通過(guò)最低限度的設(shè)計(jì)和驗(yàn)證努力將其整合到新的設(shè)計(jì)中。

ucie聯(lián)盟成立于2022年，受到半導(dǎo)體行業(yè)的廣泛支持。推出了ucie 1.0和1.1規(guī)格。該聯(lián)盟設(shè)定了非常具有攻擊性的性能和面積目標(biāo)，并將目標(biāo)市場(chǎng)分為兩個(gè)廣泛的類(lèi)別，使用了標(biāo)準(zhǔn)的2d包裝技術(shù)和更先進(jìn)的2.5d技術(shù)（emib、cowos等）。當(dāng)然，使用高級(jí)包選項(xiàng)會(huì)提高帶寬和密度。

英特爾基于Chiplet的處理器，如Sapphire Rapids和新發(fā)布的Meteor Lake，目前使用專(zhuān)有接口和協(xié)議進(jìn)行Chiplet之間的通信，但英特爾已宣布將在其下一代Arrow Lake消費(fèi)級(jí)處理器之后使用UCIe接口。AMD和英偉達(dá)也在致力于自己的計(jì)劃，但還沒(méi)有展示可用的硅芯片。