在高度連接的 5G 世界中，高速、低時(shí)延的無(wú)線通信必不可少。5G 網(wǎng)絡(luò)生成了海量數(shù)據(jù)，這些數(shù)據(jù)必須通過(guò)光纖電纜，在射頻和基帶之間同步傳輸。因此需要一個(gè)具有光連接能力的龐大網(wǎng)絡(luò)，這將大幅增加企業(yè)在網(wǎng)絡(luò)上的資本支出。

在 5G 無(wú)線接入網(wǎng) (RAN) 中，使用人工智能 (AI) 技術(shù)壓縮射頻和基站之間交換的數(shù)據(jù)。英特爾和 MathWorks 使用基于 AI 的自動(dòng)編碼器壓縮信道狀態(tài)信息數(shù)據(jù)，以減少前傳流量。

基于 AI 的壓縮不僅能保證用戶數(shù)據(jù)完整性，這些壓縮算法還能維持通信系統(tǒng)的可靠性和性能標(biāo)準(zhǔn)。此外，實(shí)施 CSI 壓縮和自動(dòng)編碼器還會(huì)帶來(lái)其他優(yōu)勢(shì)，包括減少數(shù)據(jù)和降低誤塊率。這有利于移動(dòng)網(wǎng)絡(luò)運(yùn)營(yíng)商減少前傳流量，降低總體前傳帶寬要求，最終節(jié)省成本。

MathWorks 和英特爾使用 MathWorks MATLAB* 和 Simulink*、面向英特爾 FPGA 的 DSP Builder、英特爾 Quartus Prime 設(shè)計(jì)軟件、英特爾 FPGA 人工智能套件和針對(duì)英特爾 SoC FPGA 的 OpenVINO 工具箱來(lái)支持基于 AI 的前傳壓縮技術(shù)。

借助領(lǐng)先的英特爾工具和技術(shù)，硬件開(kāi)發(fā)者可以使用英特爾 FPGA、MathWorks 5G 工具箱* 和深度學(xué)習(xí)工具箱，將 AI 無(wú)縫集成至 5G RAN 中。

MathWorks：簡(jiǎn)化英特爾 FPGA 的無(wú)線和 AI 開(kāi)發(fā)

MathWorks 深度學(xué)習(xí)工具箱提供用于設(shè)計(jì)和實(shí)施深度神經(jīng)網(wǎng)絡(luò)的算法、預(yù)訓(xùn)練模型和應(yīng)用。您可以使用面向英特爾 FPGA 的 DSP Builder，將 MATLAB 函數(shù)和 Simulink 模塊直接轉(zhuǎn)化為 HDL 或 Verilog，并將其用于 5G 無(wú)線應(yīng)用。Simulink 包括用于模擬和硬件部署的多個(gè)庫(kù)，您可以在 Simulink 中利用 DSP Builder 模塊生成針對(duì)英特爾 FPGA 優(yōu)化的 HDL 代碼。

英特爾 FPGA 人工智能套件：簡(jiǎn)單易用

英特爾 FPGA 人工智能套件的目標(biāo)是幫助用戶在英特爾 FPGA 上實(shí)現(xiàn)易于使用的 AI 推理應(yīng)用。套件的工具流將 MathWorks 深度學(xué)習(xí)工具箱和英特爾 FPGA 人工智能套件結(jié)合在一起，以支持 FPGA 設(shè)計(jì)人員、機(jī)器學(xué)習(xí)工程師和軟件開(kāi)發(fā)者設(shè)計(jì)與實(shí)施經(jīng)過(guò)優(yōu)化的 FPGA AI 應(yīng)用。

英特爾 FPGA 人工智能套件中的庫(kù)使用流行的行業(yè)框架（例如 TensorFlow* 和 PyTorch*）和 OpenVINO 工具套件加快基于 FPGA 的 AI 推理應(yīng)用的開(kāi)發(fā)速度，同時(shí)在英特爾 Quartus Prime 設(shè)計(jì)軟件 IDE 中構(gòu)建強(qiáng)大且業(yè)經(jīng)驗(yàn)證的 FPGA 開(kāi)發(fā)流程。

英特爾 FPGA 人工智能套件與開(kāi)源項(xiàng)目 OpenVINO 工具套件協(xié)同運(yùn)行，從而優(yōu)化各種硬件架構(gòu)上的推理。OpenVINO 工具套件對(duì)來(lái)自所有主流深度學(xué)習(xí)框架（例如 TensorFlow、PyTorch 和 Keras*）的深度學(xué)習(xí)模型進(jìn)行優(yōu)化，以便在 CPU、CPU+GPU 和 FPGA 等各種硬件架構(gòu)上執(zhí)行推理。




審核編輯：劉清