芯片晶粒在未來搭載愈來愈多晶體管可望成為趨勢，讓芯片運算能力達到人腦水平也可望有朝一日達成，對于這類新技術(shù)的發(fā)展，在芯片上以及在多層堆疊芯片之間打造先進3D結(jié)構(gòu)成為一大主要驅(qū)動力，在2017年IEEE IEDM大會上也可見相關(guān)技術(shù)進展的發(fā)表及討論，可以預期的是，數(shù)據(jù)中心以芯片為基礎的電子存儲器及嵌入式應用如計算機與工業(yè)存儲器，朝3D技術(shù)發(fā)展將成為趨勢。

根據(jù)富比士(Forbes)報導，除了存儲器3D技術(shù)趨勢外，每顆芯片配置多元存儲器以及多層堆疊芯片的設計也將主導許多應用，此外，各類電阻式存儲器及MRAM技術(shù)也將有助儲存級存儲器、低功耗與長效物聯(lián)網(wǎng)(IoT)，以及其它不斷成長中應用的發(fā)展。

臺積電在本屆IEEE IEDM大會上表示，至2020年業(yè)界將可見每晶粒500億個晶體管的芯片問世，但其復雜度仍比相當于有著約1兆晶體管的人類大腦為低，藉由NVIDIA及其它業(yè)者在開發(fā)的新興3D x 3D超級芯片，將可內(nèi)含2,000億個晶體管，到那時才會比較接近大腦的復雜度。在芯片上及多層堆疊芯片間打造先進3D結(jié)構(gòu)，成為達成新技術(shù)的主要驅(qū)力。

新興非揮發(fā)性存儲器有助進行神經(jīng)運算以進行裝置中的機器學習(ML)，可進一步強化當前神經(jīng)網(wǎng)絡的能力?？勺冸娮枋诫S機存取存儲器(ReRAM)則是受神經(jīng)存儲器芯片青睞采用的技術(shù)，因ReRAM可作為突觸元件進行操作。

本屆IEEE IEDM大會可見許多報告提出改善這些存儲器特性的方式，如韓國SK海力士(SK Hynix)發(fā)布一份XPoint技術(shù)的23納米ReRAM，這款ReRAM內(nèi)含砷以創(chuàng)造閥值切換行為；GlobalFoundries發(fā)布的報告，則討論一款7納米CMOS技術(shù)如何用于高性能運算及行動裝置。

日本中央大學教授Ken Takeuchi則談到如何在NAND Flash控制器中提供額外的處理能力，該控制器可辨識特定應用的重要數(shù)據(jù)，以及將此數(shù)據(jù)儲存于可靠的存儲器單元中。在此方法中雖然電路本身的精確度降低，深度學習(DL)的推論結(jié)果這類應用級準確度則不會下降。

這也是近似運算(approximate computing)能夠被運用于提供在存儲器及儲存裝置內(nèi)部所采用較小型及功耗更佳處理器更有用功能的原因。未來的數(shù)據(jù)中心將采用由中央處理器(CPU)、DRAM、儲存控制器、儲存級存儲器(SCMs)以及Flash存儲器所組成的非聚合式混合儲存技術(shù)。

針對MRAM技術(shù)，高通旗下高通技術(shù)(Qualcomm Technologies)公司出席本屆IEEE IEDM大會的代表指出，MRAM準備成為統(tǒng)一的存儲器子系統(tǒng)，能夠改造物聯(lián)網(wǎng)及穿戴式裝置這類新興極低功耗系統(tǒng)的架構(gòu)，且MRAM也可改變以運算為中心的架構(gòu)。例如面垂直(perpendicular) STT-MTJ MRAM具備快速讀寫特性，也有助當前的SRAM及DRAM可直接與處理器一同配置。

這將有助以單一MRAM存儲器取代應用于許多物聯(lián)網(wǎng)應用的SRAM及Flash架構(gòu)，因而減少存儲器之間的信息流以及節(jié)省功耗支出，這對搭載電池的應用來說特別重要，加上MRAM的位元單元(Bitcell)大小約只有SRAM位元單元的25~30%，因此采用MRAM也可節(jié)省晶粒空間。

由于電路簡化，讓MRAM應可被視為是具成本競爭力的存儲器選項，特別是對嵌入式應用而言更是如此，只不過MRAM在成本上仍無法與高密度DRAM相較，因此應用驅(qū)動的客制化獨立MRAM或較具競爭力，因在價格上比eMRAM為低。