91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP 核

FPGA技術(shù)專欄 ? 來(lái)源:FPGA技術(shù)專欄 ? 作者:FPGA技術(shù)專欄 ? 2024-10-30 17:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求,芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計(jì)算需求提供高帶寬、低延遲的解決方案。發(fā)布的第一批 IP 核包括 10GBe/40GBe UDP 協(xié)議棧 IP 核、10GbE TCP/IP 協(xié)議棧 IP 核和 NVMe AXI IP 核。

ALINX 發(fā)布的 10GbE TCP/IP 協(xié)議棧 IP 核,能夠?qū)崿F(xiàn)符合 IEEE802.3 標(biāo)準(zhǔn)的完整協(xié)議棧,支持高達(dá) 9000 字節(jié)的 MTU,特別適用于需要大規(guī)模數(shù)據(jù)傳輸和實(shí)時(shí)視頻處理的應(yīng)用場(chǎng)景。

10GbE TCP/IP 協(xié)議棧 IP 核注重?cái)?shù)據(jù)傳輸?shù)目煽啃?,具備完整?TCP 傳輸控制機(jī)制,包括流量控制、重傳和保序,以確保數(shù)據(jù)的完整性和準(zhǔn)確性。支持最多兩條TCP 連接的設(shè)計(jì)使其能夠在數(shù)據(jù)庫(kù)同步、文件傳輸?shù)葢?yīng)用中提供強(qiáng)勁穩(wěn)定的傳輸性能。

ALINX 發(fā)布的 NVMe AXI IP 核,專注于加速存儲(chǔ)訪問(wèn),通過(guò) PCIe 接口連接外部 NVMe SSD,支持自動(dòng)鏈路初始化和 3000MB/s 的讀寫(xiě)速率,充分滿足高性能存儲(chǔ)應(yīng)用的需求。該 IP 核便于集成到 Xilinx 架構(gòu)中,在數(shù)據(jù)中心和高性能計(jì)算應(yīng)用中大幅提升存儲(chǔ)效率。

憑借高效的設(shè)計(jì)和完備的技術(shù)支持服務(wù),芯驛電子 ALINX 的 IP 核將幫助客戶在復(fù)雜的計(jì)算和存儲(chǔ)環(huán)境中實(shí)現(xiàn)性能優(yōu)化與快速部署,推動(dòng)企業(yè)在競(jìng)爭(zhēng)激烈的市場(chǎng)中持續(xù)創(chuàng)新與突破。

以下為產(chǎn)品特性介紹,完整用戶手冊(cè)請(qǐng)聯(lián)系銷售工程師獲取。

10GbE TCP/IP協(xié)議棧IP核

wKgaomch_neAR6kfAADEBVG6ueo794.png

產(chǎn)品特性

根據(jù) OSI 分層模型實(shí)現(xiàn)符合 IEEE802.3 標(biāo)準(zhǔn)的 ARP、IPV4、ICMP、TCP 協(xié)議棧

支持 ARP,用于獲取或發(fā)送 MAC 地址

支持 ICMP,用于響應(yīng) Ping 命令

作為 TCP 的 server,響應(yīng) client 的建聯(lián)請(qǐng)求、斷聯(lián)請(qǐng)求,也可主動(dòng)發(fā)起斷聯(lián)請(qǐng)求

ARP 報(bào)文應(yīng)答支持所有來(lái)查詢的應(yīng)答,但只維護(hù)一個(gè)業(yè)務(wù)所用的 ARP 表

ARP 表未建立時(shí),不響應(yīng)建聯(lián)請(qǐng)求

ARP 表已建立時(shí),接受到配置的 TCP 監(jiān)聽(tīng)請(qǐng)求后才會(huì)響應(yīng)建聯(lián)請(qǐng)求

10Gps 以太網(wǎng)連接,支持 TCP,IP 的校驗(yàn)和的產(chǎn)生與校驗(yàn),CRC 由 MACIP 計(jì)算產(chǎn)生

基于 Xilinx 10G MAC IP 開(kāi)發(fā),支持最大 MTU 高達(dá) 9000 Bytes,最小 64 Bytes 的數(shù)據(jù)傳輸

TCP 數(shù)據(jù)報(bào)文的發(fā)送、接收、應(yīng)答及心跳包的維護(hù)

TCP 傳輸中保序、重傳、確認(rèn)、快重傳

TCP 傳輸中基于接收和發(fā)送窗口的流量控制

TCP 建聯(lián)后,接收到客戶端 RST 報(bào)文時(shí),直接斷開(kāi)連接

最多支持兩條 TCP 連接

用戶接口為 AXI4stream 接口,協(xié)議棧利用 MACIP 產(chǎn)生的時(shí)鐘 156.25MHz,10Gps 數(shù)據(jù)總線寬度 64 bit

TCP_IP 協(xié)議棧 IP core 內(nèi)部數(shù)據(jù)為 8Bytes 對(duì)齊處理

應(yīng)用場(chǎng)景

各類需要高速數(shù)據(jù)傳輸、高吞吐量的網(wǎng)絡(luò)通信應(yīng)用場(chǎng)景:

數(shù)據(jù)中心與云計(jì)算

4K/8K 視頻傳輸與處理

高性能嵌入式系統(tǒng)

網(wǎng)絡(luò)測(cè)試設(shè)備與網(wǎng)絡(luò)監(jiān)測(cè)

10GbE UDP協(xié)議棧IP核

wKgZomch_lyARQYKAADUjnb50hQ234.png

產(chǎn)品特性

根據(jù) OSI 分層模型實(shí)現(xiàn)符合 IEEE802.3 標(biāo)準(zhǔn)的 ARP、IPV4、ICMP、UDP 協(xié)議棧

支持 ARP,用于獲取或發(fā)送 MAC 地址

支持 ICMP,用于響應(yīng) Ping 命令

ARP 報(bào)文應(yīng)答支持所有來(lái)查詢的應(yīng)答,可以緩存 10 個(gè) ARP 表

ARP 表未建立時(shí),不會(huì)發(fā)送 UDP 數(shù)據(jù)包

10Gps 以太網(wǎng)連接,支持 UDP,IP 的校驗(yàn)和的產(chǎn)生與校驗(yàn),CRC 由 MACIP 計(jì)算產(chǎn)生

基于 Xilinx 10G MAC IP 開(kāi)發(fā),支持最大 MTU 高達(dá) 9000 Bytes,最小 64 Bytes 的數(shù)據(jù)傳輸

用戶接口為 AXI4stream 接口,協(xié)議棧利用 MACIP 產(chǎn)生的時(shí)鐘 156.25MHz,10Gbps 數(shù)據(jù)總線寬度 64 bit

40GbE UDP協(xié)議棧IP核

wKgaomch_j-AL2hlAADUSaAF8AQ099.png

產(chǎn)品特性

根據(jù) OSI 分層模型實(shí)現(xiàn)符合 IEEE802.3 標(biāo)準(zhǔn)的 ARP、IPV4、ICMP、UDP 協(xié)議棧

支持 ARP,用于獲取或發(fā)送 MAC 地址

支持 ICMP,用于響應(yīng) Ping 命令

ARP 報(bào)文應(yīng)答支持所有來(lái)查詢的應(yīng)答,可以緩存 10 個(gè) ARP 表

ARP 表未建立時(shí),不會(huì)發(fā)送 UDP 數(shù)據(jù)包

40Gbps 以太網(wǎng)連接,支持 UDP,IP 的校驗(yàn)和的產(chǎn)生與校驗(yàn),CRC 由 MACIP 計(jì)算產(chǎn)生

基于 Xilinx 40G MAC IP 開(kāi)發(fā),支持最大 MTU 高達(dá) 9000 Bytes,最小 64 Bytes 的數(shù)據(jù)傳輸

用戶接口為 AXI4stream 接口,協(xié)議棧利用 MACIP 產(chǎn)生的時(shí)鐘 312.5MHz,40Gbps 數(shù)據(jù)總線寬度 256 bit

應(yīng)用場(chǎng)景

大規(guī)模數(shù)據(jù)中心和云計(jì)算

媒體和娛樂(lè)領(lǐng)域?qū)崟r(shí)視頻處理與傳輸

大規(guī)模 AI機(jī)器學(xué)習(xí)集群

工業(yè)物聯(lián)網(wǎng)和自動(dòng)化

科研、醫(yī)療成像、基因測(cè)序等

NVMe AXI IP

wKgaomch_hOAOsXgAAC4qOjr_ko262.png

產(chǎn)品特性

實(shí)現(xiàn)不依靠 CPU 通過(guò) PCIe 訪問(wèn)外部?jī)?nèi)存 NVMe SSD

支持命令:Identify, Write, Read, and Flush

支持 PCIe Gen 1.0,2.0,3.0,4.0

兼容 NVM Express 1.4 協(xié)議

自動(dòng)初始化 NVMe 和 PCIe 鏈路硬件模塊

自動(dòng)的提交和完成命令

支持最大每個(gè)隊(duì)列 65535 個(gè) I/O 命令

基于 PCIe3.0 X4 讀寫(xiě)速率均可達(dá)到 3000MB/s

MPSMIN(最小內(nèi)存頁(yè)傳輸大小):4Kbyte

MDTS(最大數(shù)據(jù)傳輸大?。褐辽?128Kbyte 或者沒(méi)有限制

LBA 單元:512 字節(jié)或者 4096 字節(jié)

NVMe IP 支持兩個(gè)版本,包括 AXI FULL 版本和 AXI Stream 版本

實(shí)現(xiàn)的參考設(shè)計(jì):XCZU19EG+FMC子板(FH1402)+SAMSUNG 980 M.2 SSD

提供完備的技術(shù)支持與定制化設(shè)計(jì)服務(wù)

應(yīng)用場(chǎng)景

智能監(jiān)控

醫(yī)療設(shè)備

工業(yè)自動(dòng)化


審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22406

    瀏覽量

    636113
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    344

    瀏覽量

    51944
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado中IP被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開(kāi)工程時(shí),IP被鎖定的情況較為常見(jiàn)。不同版本的Vivado對(duì)IP的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?152次閱讀
    Vivado中<b class='flag-5'>IP</b><b class='flag-5'>核</b>被鎖定的解決辦法

    NVMe over Fabrics 國(guó)產(chǎn) IP:高性能網(wǎng)絡(luò)存儲(chǔ)解決方案

    近期發(fā)現(xiàn)NVMe over Fabrics只有國(guó)外知名FPGA廠家推出,2025年初給出補(bǔ)丁,但是聽(tīng)說(shuō)面臨無(wú)技術(shù)團(tuán)隊(duì)支持的窘境。 我們根據(jù)以往NVMe和RDMA 開(kāi)發(fā)經(jīng)驗(yàn),推出國(guó)產(chǎn)化
    發(fā)表于 12-12 14:19

    基于AXI DMA IP的DDR數(shù)據(jù)存儲(chǔ)與PS端讀取

    添加Zynq Processing System IP,配置DDR控制器和時(shí)鐘。7000系列的Zynq可以參考正點(diǎn)原子DMA回環(huán)測(cè)試設(shè)置。
    的頭像 發(fā)表于 11-24 09:25 ?3232次閱讀
    基于<b class='flag-5'>AXI</b> DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR數(shù)據(jù)存儲(chǔ)與PS端讀取

    使用AXI4接口IP進(jìn)行DDR讀寫(xiě)測(cè)試

    本章的實(shí)驗(yàn)任務(wù)是在 PL 端自定義一個(gè) AXI4 接口的 IP ,通過(guò) AXI_HP 接口對(duì) PS 端 DDR3 進(jìn)行讀寫(xiě)測(cè)試,讀寫(xiě)的內(nèi)存大小是 4K 字節(jié)。
    的頭像 發(fā)表于 11-24 09:19 ?3723次閱讀
    使用<b class='flag-5'>AXI</b>4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>進(jìn)行DDR讀寫(xiě)測(cè)試

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟控制器IP,純邏輯實(shí)現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    工作,可以開(kāi)始提供對(duì)PCIe SSD的讀寫(xiě)、擦除、復(fù)位、斷電、SMART、Device Self-test操作。圖 2 NVMe AXI4 Host Controller IP結(jié)構(gòu)框圖3產(chǎn)品
    發(fā)表于 11-14 22:40

    VDMA IP簡(jiǎn)介

    VDMA端口信號(hào) S_AXI_LITE:PS端可以通過(guò)AXI_LITE協(xié)議對(duì)IP進(jìn)行控制; S_AXIS_S2MM:視頻流(AXI
    發(fā)表于 10-28 06:14

    Vivado浮點(diǎn)數(shù)IP的握手信號(hào)

    Vivado浮點(diǎn)數(shù)IP的握手信號(hào) 我們的設(shè)計(jì)方案中,F(xiàn)PU計(jì)算單元將收到的三條數(shù)據(jù)和使能信號(hào)同步發(fā)給20多個(gè)模塊,同時(shí)只有一個(gè)模塊被時(shí)鐘使能,進(jìn)行計(jì)算,但結(jié)果都會(huì)保留,發(fā)給數(shù)選。計(jì)算單元還需接受
    發(fā)表于 10-24 07:01

    ram ip的使用

    決定的。 ram 主要用來(lái)存放程序及程序執(zhí)行過(guò)程中產(chǎn)生的中間數(shù)據(jù)、 運(yùn)算結(jié)果等。 rom為只讀存儲(chǔ)器,只能讀取數(shù)據(jù)而不能向里面寫(xiě)入數(shù)據(jù)。 本次講解的ram ipram指的是bram,即block
    發(fā)表于 10-23 07:33

    NVMe IP高速傳輸卻不依賴XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)

    所設(shè)計(jì)的新系統(tǒng)架構(gòu)中,Nvme over PCIe IP通過(guò) PCIe 3.0x4 接口連接 NVMe固態(tài)硬盤, 并提供 AXI4-Lite 接口用于系統(tǒng)控制, 以及
    的頭像 發(fā)表于 06-29 17:46 ?1042次閱讀
    <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>高速傳輸卻不依賴XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)

    NVMe IP高速傳輸卻不依賴便利的XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)

    請(qǐng)求數(shù)據(jù)傳輸, 數(shù)據(jù)傳輸通過(guò) AXI4總線接口對(duì)接用戶邏輯, 使用突發(fā)傳輸提高數(shù)據(jù)傳輸性能。 圖1 Nvme邏 輯加速IP系統(tǒng)架構(gòu)圖 新系統(tǒng)中,Nvme邏輯加速
    發(fā)表于 06-29 17:42

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒(méi)有輸出,不知道哪里出了問(wèn)題,有經(jīng)驗(yàn)的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測(cè)試工程,用Matlab產(chǎn)生的數(shù)據(jù)源,調(diào)用turbo編碼器生成編碼數(shù)據(jù),將
    發(fā)表于 06-23 17:39

    NVMe IPAXI4總線分析

    廣泛應(yīng)用 。隨著時(shí)間的推移,AXI4的影響不斷擴(kuò)大。目前,由Xilinx提供的大部分IP接口都支持AXI4總線,使得系統(tǒng)中不同模塊之間的互連更加高效。這也讓基于這些IP的開(kāi)發(fā)變得更加快
    發(fā)表于 06-02 23:05

    JESD204B IP的配置與使用

    物理層的位置,一種是物理層在JESD204 IP里;另外一種是物理層在JESD204 IP外部,需要再配置JESD204 phy IP進(jìn)行使用。
    的頭像 發(fā)表于 05-24 15:05 ?2323次閱讀
    JESD204B <b class='flag-5'>IP</b><b class='flag-5'>核</b>的配置與使用

    NVMe控制器IP設(shè)計(jì)之接口轉(zhuǎn)換

    這是NVMe控制器IP設(shè)計(jì)系列博客之一,其他的見(jiàn)本博客或csdn搜用戶名:tiantianuser。相關(guān)視頻見(jiàn)B站用戶名:專注與守望。 接口轉(zhuǎn)換模塊負(fù)責(zé)完成AXI4接口與控制器內(nèi)部的自定義接口之間
    發(fā)表于 05-10 14:33

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于將視頻源(帶有同步信號(hào)的時(shí)鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號(hào)或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形
    的頭像 發(fā)表于 04-03 09:28 ?2753次閱讀
    一文詳解Video In to <b class='flag-5'>AXI</b>4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>