CMOS 工藝技術(shù)平臺(tái)的電容包括 MIM 和 PIP （Poly Insulator Poly）。PIP 主要應(yīng)用在0.35μm及以上的亞微米及微米工藝技術(shù)，MIM 主要應(yīng)用在0.35μm 及以下的深亞微米工藝技術(shù)，納米工藝技術(shù)會(huì)用到 MOM（Metal Oxide Metal），本節(jié)內(nèi)容沒(méi)有講述 MOM。它們的測(cè)試結(jié)構(gòu)版圖尺寸是依據(jù)工藝技術(shù)平臺(tái)的設(shè)計(jì)規(guī)則設(shè)計(jì)的。

圖5-84所示為 PIP 和 MIM 的版圖，圖5-85所示為它們的剖面圖，圖5-86所示為它們的電路連接圖，它們的兩個(gè)端口是上極板（Top）和下極板（Bottom）分別連接到 PAD_P1和PAD_P2。為了更好地與襯底隔離，PIP測(cè)試結(jié)構(gòu)是設(shè)計(jì)在NW里，NW連接到PAD_B，PAD_B接地。襯底對(duì) MIM 的影響非常小，把MIM 測(cè)試結(jié)構(gòu)設(shè)計(jì)在PW里，WAT測(cè)試機(jī)器通過(guò)上極板和下極板這兩個(gè)端口把電壓激勵(lì)信號(hào)加載在 MIM 和 PIP，從而測(cè)得所需的電性特性參數(shù)數(shù)據(jù)。

MIM和 PIP電容是設(shè)計(jì)混合信號(hào)電路的重要器件，它們的準(zhǔn)確性嚴(yán)重影響電路性能，芯片代工廠(chǎng)通過(guò)兩個(gè) WAT 參數(shù)監(jiān)測(cè)MIM 和PIP，這兩個(gè) WAT 參數(shù)分別是電容C和擊穿電壓BV。

測(cè)量 MIM和 PIP 電容的基本原理與測(cè)量MOS 晶體管器件柵極氧化層電容類(lèi)似，它的基本原理是在電容的上極板加載100kHz掃描電壓，下極板接地，從而測(cè)得電容C，Cjun=C/Area,Area 是電容的面積。

圖5-87所示測(cè)量MIM 和PIP 電容的電路示意圖，左邊是測(cè)量PIP 電容的電路示意圖，右邊是測(cè)量 MIM 電容的電路示意圖。PIP 電容的測(cè)量方法是在電容的上極板加載AC 100kHz（VDD 或者 VDDA）掃描電壓，下極板和襯底接地。MIM 電容的測(cè)量方法是在電容的上極板加載 AC 100kHz（VDD或者 VDDA）掃描電壓，下極板接地。分別測(cè)得它們的電容C，那么單位面積的電容CPIP或者CMIM= C/Area."

影響MIM 和PIP 的因素包括以下兩方面：

1）PIP 和MIM的刻蝕尺寸異常；

2） PIP 和MIM 的電介質(zhì)厚度異常。