隨著帶寬需求飆升至新高度，多芯粒系統(tǒng)正成為許多應(yīng)用領(lǐng)域的解決方案。通過在單一封裝中異構(gòu)集成多個芯粒，Chiplet芯粒系統(tǒng)能夠為人工智能、高性能計算和超大規(guī)模數(shù)據(jù)中心提供更高的處理能力和性能。一系列技術(shù)創(chuàng)新為多芯粒系統(tǒng)的出現(xiàn)鋪平了道路，其中關(guān)鍵的一項創(chuàng)新是UCIe標(biāo)準(zhǔn)。UCIe標(biāo)準(zhǔn)于2022年3月推出，是芯?；ヂ?lián)國際標(biāo)準(zhǔn)，UCIe有助于構(gòu)建一個更廣泛的、經(jīng)過驗證的芯粒生態(tài)系統(tǒng)。

奇異摩爾是最早一批加入UCIe 聯(lián)盟的成員，從成立至今持續(xù)致力于芯粒生態(tài)的建設(shè)。經(jīng)過不斷的研發(fā)并積極踐行UCIe標(biāo)準(zhǔn)，現(xiàn)榮幸宣布基于UCIe 1.1v的32GT/s Kiwi Link Die-to-Die IP正式問世。奇異摩爾將在后天舉行的ICCAD 2024展會上全面展示該創(chuàng)新產(chǎn)品并提供1v1的專業(yè)技術(shù)交流。

01奇異摩爾32GT/s Kiwi Link

Die-to-Die IP 全面上市

奇異摩爾提供完整的UCIe Die-to-Die IP解決方案，包括Controller，PHY和驗證完成的IP。該款I(lǐng)P Standard版本以32Gbps的速度運行，實現(xiàn)芯粒之間的超高速互聯(lián)通信，同時保持完全符合UCIe 1.1版本規(guī)范。

奇異摩爾的UCIe Die-to-Die IP包含基于了UCIe標(biāo)準(zhǔn)的低時延Controller(控制器)，它包括Die-to-Die Adapter 和Protocol Layer 負(fù)責(zé)Sideband信息的收發(fā)實現(xiàn)Link bring up和Link magement，負(fù)責(zé)Mainband數(shù)據(jù)的發(fā)送和接收。UCIe Controller內(nèi)部Die-to-Die Adapter Adapter 和Protocol Layer之間支持FDI接口， UCIe Controller與PHY之間支持RDI接口。

奇異摩爾UCIe Die-to-Die IP提供了卓越的高帶寬、極低延遲和較高的可兼容性。為了確保鏈路傳輸?shù)目煽啃?，該IP支持CRC(循環(huán)冗余碼)檢查和重傳機(jī)制。其設(shè)計適用于單模塊和多模塊配置，并能夠應(yīng)用于多種封裝形式，包括標(biāo)準(zhǔn)封裝及先進(jìn)封裝。

產(chǎn)品主要亮點

1符合UCIe v1.1 國際互聯(lián)標(biāo)準(zhǔn);

2帶寬32Gbps速率、延遲ns;

3提供基于UCIe 的多芯粒低延遲的Controller (控制器);

4支持單模塊和多模塊 UCIe 配置;

5支持多種協(xié)議包括PCIe、CXL 及Streaming協(xié)議;

6支持多種封裝形態(tài)(標(biāo)準(zhǔn)封裝/先進(jìn)封裝);

02Kiwi Link Die-to Die IP

差異化特性 (UCIe 標(biāo)準(zhǔn)外)

物理層是封裝介質(zhì)的電氣接口。它包括支持高速數(shù)據(jù)收發(fā)的電氣PHY，以及可實現(xiàn)鏈路初始化、訓(xùn)練和校準(zhǔn)算法以及測試和修復(fù)功能的邏輯 PHY。

UCIe 提供了兩大數(shù)據(jù)通路：Mainband 及 Sideband。Mainband 用來傳輸業(yè)務(wù)數(shù)據(jù)流，Sideband 用來來處理一些 鏈路訓(xùn)練、鏈路管理、參數(shù)交換及寄存器訪問 等非數(shù)據(jù)傳輸業(yè)務(wù)。Sideband 作為 Mainband 的 Back Channel，能夠簡化UCIE中的鏈路訓(xùn)練、鏈路管理和D2D參數(shù)交換，簡化數(shù)據(jù)鏈路的建立過程、提升 Mainband 的帶寬利用率、簡化 Mainband 設(shè)計復(fù)雜度。

物理層的Mainband和Sideband 在進(jìn)行鏈路初始化和訓(xùn)練需要平衡鏈路兩側(cè)的UCIe Die的速率，達(dá)到速率一致性。一般的UCIe Die-to-Die IP 僅支持32>24>16>12>8>4 GT/s 階梯形態(tài)的速率下降。奇異摩爾Kiwi Link Die-to-Die IP 使用精確的速率控制管理僅以0.8Gbps對兩側(cè)Die的速率進(jìn)行微調(diào)下降，從而保證Die與Die之間仍舊維持較高的速率通信。

產(chǎn)品驗證

我們的IP產(chǎn)品全面經(jīng)過UCIe 1.1 從物理層合規(guī)、Die to Die適配層合規(guī)及協(xié)議層合規(guī)等多個維度進(jìn)行測試認(rèn)證包括回環(huán)測試/Die-to-Die互連測試/信號質(zhì)量測試并提供完整真實可靠的測試報告，滿足客戶所需的IP驗證需求。

應(yīng)用范圍

人工智能/智算中心及其他邊緣計算用所需大算力擴(kuò)展的Chiplet芯片互聯(lián)，不限于GPU、CPU及xPU等。

更多最新產(chǎn)品信息，誠邀您蒞臨12月11-12日舉辦的ICCAD 2024，打卡奇異摩爾展位(D63/64)，我們的技術(shù)專家將為您做1對1的技術(shù)講解。

關(guān)于我們

AI網(wǎng)絡(luò)全棧式互聯(lián)架構(gòu)產(chǎn)品及解決方案提供商

奇異摩爾，成立于2021年初，是一家行業(yè)領(lǐng)先的AI網(wǎng)絡(luò)全棧式互聯(lián)產(chǎn)品及解決方案提供商。公司依托于先進(jìn)的高性能RDMA 和Chiplet技術(shù)，創(chuàng)新性地構(gòu)建了統(tǒng)一互聯(lián)架構(gòu)——Kiwi Fabric，專為超大規(guī)模AI計算平臺量身打造，以滿足其對高性能互聯(lián)的嚴(yán)苛需求。我們的產(chǎn)品線豐富而全面，涵蓋了面向不同層次互聯(lián)需求的關(guān)鍵產(chǎn)品，如面向北向Scale out網(wǎng)絡(luò)的AI原生智能網(wǎng)卡、面向南向Scale up網(wǎng)絡(luò)的GPU片間互聯(lián)芯粒、以及面向芯片內(nèi)算力擴(kuò)展的2.5D/3D IO Die和UCIe Die2Die IP等。這些產(chǎn)品共同構(gòu)成了全鏈路互聯(lián)解決方案，為AI計算提供了堅實的支撐。

奇異摩爾的核心團(tuán)隊匯聚了來自全球半導(dǎo)體行業(yè)巨頭如NXP、Intel、Broadcom等公司的精英，他們憑借豐富的AI互聯(lián)產(chǎn)品研發(fā)和管理經(jīng)驗，致力于推動技術(shù)創(chuàng)新和業(yè)務(wù)發(fā)展。團(tuán)隊擁有超過50個高性能網(wǎng)絡(luò)及Chiplet量產(chǎn)項目的經(jīng)驗，為公司的產(chǎn)品和服務(wù)提供了強有力的技術(shù)保障。我們的使命是支持一個更具創(chuàng)造力的芯世界，愿景是讓計算變得簡單。奇異摩爾以創(chuàng)新為驅(qū)動力，技術(shù)探索新場景，生態(tài)構(gòu)建新的半導(dǎo)體格局，為高性能AI計算奠定穩(wěn)固的基石。