91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB 設(shè)計(jì)規(guī)則、層疊結(jié)構(gòu)的導(dǎo)入/導(dǎo)出

KiCad ? 來源:KiCad ? 作者:KiCad ? 2024-12-17 11:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

每個(gè)公司都會(huì)有 PCB 設(shè)計(jì)規(guī)范,包括板層、設(shè)計(jì)規(guī)則等基本的要求。在 KiCad 中如何繼承、管理這些設(shè)計(jì)規(guī)范呢?

wKgZO2dg7w2AeK3MAAD-pUYJDkw024.png

電路板設(shè)置

我們先看下工程師必須關(guān)心的一些設(shè)置。打開電路板設(shè)置查看:

wKgZO2dg7w2AS7KTAABDFeksyd4234.png

物理疊層 首先需要關(guān)注的是“物理層疊”。在這里,你要選擇 PCB 的層數(shù)及層疊結(jié)構(gòu);如果需要做阻抗,還需要關(guān)注 Core 和 Prepreg 的 厚度:

wKgZO2dg7w2ATUYnAADl9e_33Yk517.png

最下方會(huì)計(jì)算出層疊的總厚度。注意,這一厚度應(yīng)與板廠常規(guī)使用的厚度吻合,比如 1.0mm,1.2mm,1.6mm,2.0mm等。 板層編輯器 再看一下板層編輯器,在這里您可以修改層的名字,如果你習(xí)慣了AD的叫法,可以把 F.Cu/B.Cu 改成 Top/Bottom。

wKgZO2dg7w2ATdwlAAC0R6jkTK4943.png

設(shè)計(jì)規(guī)則(約束)

在設(shè)計(jì)規(guī)則的約束頁面,定義了通用的規(guī)則,比如線寬/線距,各種孔的尺寸、板邊距等規(guī)則。

wKgZO2dg7w2AboFcAAEBHvJ3dWE085.png

預(yù)設(shè)尺寸

預(yù)設(shè)尺寸中可以定義常用的線寬、過孔以及差分對(duì)的尺寸:

wKgZO2dg7w6AfEncAAA2Eb_WSDU571.png

定義完成后可以在走線時(shí)直接選用,非常方便:

wKgZO2dg7w6AC-SjAADU8EGEioI058.png

淚滴

可以在這里定義默認(rèn)的淚滴形狀、規(guī)則等:

wKgZO2dg7w6AUl-xAAFPdcGtSlA810.png

長(zhǎng)度調(diào)整規(guī)則

在這里定義 length tuning 時(shí)默認(rèn)的設(shè)置:

wKgZO2dg7w6ANP2jAAEVw2s1Z_w440.png

網(wǎng)絡(luò)類

在這里可以定義習(xí)慣使用的網(wǎng)絡(luò)類名稱及設(shè)計(jì)約束,這樣調(diào)用不用每次新建 PCB 時(shí)都重復(fù)定義:

wKgZO2dg7w6AU6k7AAB5mB2YLVY968.png

關(guān)于如何定義網(wǎng)絡(luò)類可以參考:

KiCad 7中添加網(wǎng)絡(luò)類(一)

KiCad 7中添加網(wǎng)絡(luò)類(二)

怎么給差分信號(hào)定義網(wǎng)絡(luò)類?

自定義規(guī)則

基本約束無法實(shí)現(xiàn)的規(guī)則可以在這里通過語法定義:

wKgZO2dg7w-AWLM0AABakAb57FY453.png

點(diǎn)擊右上方的“語法幫助”,可以查看自定義規(guī)則的語法及實(shí)例。

也可以參考以下文章學(xué)習(xí)自定義規(guī)則:KiCad 自定義規(guī)則語法與應(yīng)用。

PCB 設(shè)置的保存與導(dǎo)出

在 KiCad 中要保存這些規(guī)則非常簡(jiǎn)單粗暴,沒有特殊的導(dǎo)出按鍵。直接將 PCB 中的內(nèi)容清空,將 PCB 保存即可。這些設(shè)置會(huì)保存在 PCB 文件中。

設(shè)計(jì)規(guī)則、層疊導(dǎo)入

也非常簡(jiǎn)單粗暴,打開“電路板設(shè)置”,點(diǎn)擊下方的“從另一個(gè)電路板設(shè)置...”: wKgZO2dg7w-AII_EAADphDKSYho951.png 在“導(dǎo)入設(shè)置”中,選確定需要導(dǎo)入的模板 PCB,然后勾選需要導(dǎo)入的內(nèi)容:

wKgZO2dg7w-ADvoIAABfib8tUOY599.png

所有在電路板設(shè)置中的選項(xiàng),都可以按照要求導(dǎo)入。

結(jié)束語

每位工程師都可以創(chuàng)建自己熟悉的層疊結(jié)構(gòu)和設(shè)計(jì)規(guī)則,每次設(shè)計(jì)新的PCB時(shí)直接導(dǎo)入即可。 對(duì)于需要阻抗匹配的高速設(shè)計(jì),可以結(jié)合板層結(jié)構(gòu)和阻抗要求,計(jì)算出每個(gè)信號(hào)層相應(yīng)網(wǎng)絡(luò)的線寬,并定義在網(wǎng)絡(luò)類中。這樣可以大大提高設(shè)計(jì)的統(tǒng)一性、準(zhǔn)確性,減小出錯(cuò)的概率,提高效率!

注意:如果想第一時(shí)間收到 KiCad 內(nèi)容推送,請(qǐng)點(diǎn)擊下方的名片,按關(guān)注,再設(shè)為星標(biāo)。

常用合集匯總:

和 Dr Peter 一起學(xué) KiCad

KiCad 8 探秘合集

KiCad 使用經(jīng)驗(yàn)分享

KiCad 設(shè)計(jì)項(xiàng)目(Made with KiCad)

常見問題與解決方法

KiCad 開發(fā)筆記

插件應(yīng)用

發(fā)布記錄


審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4404

    文章

    23877

    瀏覽量

    424234
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【「Altium Designer 25 電路設(shè)計(jì)精進(jìn)實(shí)踐」閱讀體驗(yàn)】+第六章節(jié) PCB設(shè)計(jì)

    ,設(shè)置層疊,配置規(guī)則、放置器件 個(gè)人理解,邊框可以先隨意畫下就行,除非機(jī)械同時(shí)已經(jīng)給你固定好了外形尺寸,只需要導(dǎo)入3D就行。 層疊是需要的,根據(jù)自己的板子大小,器件密集度,走線等來設(shè)置
    發(fā)表于 02-26 11:05

    頁面導(dǎo)入導(dǎo)出功能怎么用?如何快速合并兩個(gè)工程,復(fù)制粘貼注意事項(xiàng)?

    頁面導(dǎo)入導(dǎo)出功能怎么用?如何快速合并兩個(gè)工程,復(fù)制粘貼注意事項(xiàng)?
    發(fā)表于 02-03 14:16

    PCB Gerber文件如何導(dǎo)出

    對(duì)于新手電子工程師,特別是沒接觸過PCB打板的,在聽到Gerber文件、阻焊開窗、綠油黑油、開鋼網(wǎng),導(dǎo)出Gerber文件發(fā)給板廠,講這些術(shù)語的時(shí)候是不是有些懵逼,不用怕。下面我將對(duì)Gerber文件進(jìn)行分析,其他的也都會(huì)有提到,大家看完估計(jì)也就明白是怎么回事了。
    的頭像 發(fā)表于 01-27 16:47 ?646次閱讀
    <b class='flag-5'>PCB</b> Gerber文件如何<b class='flag-5'>導(dǎo)出</b>

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術(shù)

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術(shù)
    的頭像 發(fā)表于 09-17 11:19 ?5411次閱讀
    Altair PollEx:<b class='flag-5'>PCB</b><b class='flag-5'>規(guī)則</b>檢查及系統(tǒng)EMC仿真技術(shù)

    凡億Allegro Skill工藝輔助之導(dǎo)出DXF和3D文件

    在電子產(chǎn)品開發(fā)中,PCB設(shè)計(jì)需要與機(jī)械外殼或其他結(jié)構(gòu)部件緊密配合。通過將PCB設(shè)計(jì)導(dǎo)出為DXF格式,結(jié)構(gòu)工程師可以快速獲取
    的頭像 發(fā)表于 07-24 16:23 ?4387次閱讀
    凡億Allegro Skill工藝輔助之<b class='flag-5'>導(dǎo)出</b>DXF和3D文件

    KiCad 已支持導(dǎo)入 Altium 工程(Project)

    “ ?9.0.3 的小版本更新中增加一個(gè)非常實(shí)用的功能:直接導(dǎo)入 Altium 的工程,省去了分別導(dǎo)入原理圖和 PCB 的麻煩。? ” ? Altium 導(dǎo)入器 從 ?8.0 開始,K
    的頭像 發(fā)表于 07-21 11:15 ?3231次閱讀
    KiCad 已支持<b class='flag-5'>導(dǎo)入</b> Altium 工程(Project)

    如何優(yōu)化層疊結(jié)構(gòu)以提高PCB線路板整體性能簡(jiǎn)述

    ? ?優(yōu)化高多層PCB線路板的層疊結(jié)構(gòu)是提升其整體性能的關(guān)鍵步驟,以下從信號(hào)完整性、電源完整性、電磁兼容性、散熱性能四大核心目標(biāo)出發(fā),結(jié)合具體優(yōu)化策略和案例進(jìn)行說明: 一、信號(hào)完整性優(yōu)化 信號(hào)層
    的頭像 發(fā)表于 07-10 14:56 ?516次閱讀

    Simcenter FLOEFD EDA Bridge模塊:使用導(dǎo)入的詳細(xì)PCB設(shè)計(jì)和IC熱特性來簡(jiǎn)化熱分析

    優(yōu)勢(shì)使用導(dǎo)入的詳細(xì)PCB設(shè)計(jì)和集成電路熱特性進(jìn)行分析,省時(shí)省力將詳細(xì)的PCB數(shù)據(jù)快速導(dǎo)入SimcenterFLOEFD通過更詳細(xì)的電子設(shè)備熱建模提高分析精度摘要SimcenterFLO
    的頭像 發(fā)表于 06-10 17:36 ?1749次閱讀
    Simcenter FLOEFD EDA Bridge模塊:使用<b class='flag-5'>導(dǎo)入</b>的詳細(xì)<b class='flag-5'>PCB</b>設(shè)計(jì)和IC熱特性來簡(jiǎn)化熱分析

    PCB層疊結(jié)構(gòu)設(shè)計(jì)的先決條件

    PCB打樣過程中,層疊結(jié)構(gòu)的設(shè)計(jì)是至關(guān)重要的環(huán)節(jié)。它不僅關(guān)系到PCB的性能和穩(wěn)定性,還直接影響到生產(chǎn)成本和制造周期。本文將從PCB的兩個(gè)重
    的頭像 發(fā)表于 06-06 15:37 ?1287次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>層疊</b><b class='flag-5'>結(jié)構(gòu)</b>設(shè)計(jì)的先決條件

    時(shí)源芯微 PCB 布線規(guī)則詳解

    PCB 布線規(guī)則詳解 走線方向控制規(guī)則 相鄰布線層的走線方向應(yīng)采用正交結(jié)構(gòu),避免不同信號(hào)線在相鄰層沿同一方向走線,以此降低不必要的層間串?dāng)_。若因 P
    的頭像 發(fā)表于 05-20 16:28 ?911次閱讀

    TSolidX應(yīng)用:液晶掩膜結(jié)構(gòu)GDSⅡ文件的生成和導(dǎo)出

    TX系列的布局編輯器TX Layout軟件可以支持GDSⅡ文件的導(dǎo)入導(dǎo)出,其功能如下: 1. GDS文件的導(dǎo)入 1.1創(chuàng)建一個(gè)帶有GDSⅡ格式文件的文件夾,如下圖找到導(dǎo)入的選項(xiàng),并設(shè)
    發(fā)表于 05-20 08:45

    Altium Designer 25.5.2版本的新功能

    PCB 訪問約束管理器時(shí),現(xiàn)在可通過 All Rules 視圖導(dǎo)入導(dǎo)出高級(jí)規(guī)則。
    的頭像 發(fā)表于 05-07 14:53 ?2268次閱讀
    Altium Designer 25.5.2版本的新功能

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號(hào),從低速數(shù)字接口到具有不同信號(hào)完整性要求的多個(gè)高速數(shù)字接口。從布線規(guī)劃和為各接口分配信號(hào)層的角度來看,這無疑是一項(xiàng)極具挑戰(zhàn)性的任務(wù)。
    的頭像 發(fā)表于 05-07 14:50 ?1626次閱讀
    高層數(shù)<b class='flag-5'>層疊</b><b class='flag-5'>結(jié)構(gòu)</b><b class='flag-5'>PCB</b>的布線策略

    Allegro Skill封裝功能-導(dǎo)出device文件介紹與演示

    焊盤連接,Device文件會(huì)明確這種映射。Device文件僅適用于導(dǎo)入第三方網(wǎng)表的情況,PCB導(dǎo)入第三方網(wǎng)表不能直接與原理圖進(jìn)行交互式,這時(shí)候需要導(dǎo)出Device 文件,然后
    發(fā)表于 04-19 09:44 ?2060次閱讀
    Allegro Skill封裝功能-<b class='flag-5'>導(dǎo)出</b>device文件介紹與演示

    Allegro Skill封裝功能之導(dǎo)出單個(gè)封裝介紹

    PCB設(shè)計(jì)中,若需提取特定封裝,傳統(tǒng)用Allegro自帶導(dǎo)出方法需通過"File→Export→Libraries"導(dǎo)出全部封裝庫文件。
    的頭像 發(fā)表于 04-16 17:33 ?3634次閱讀
    Allegro Skill封裝功能之<b class='flag-5'>導(dǎo)出</b>單個(gè)封裝介紹