91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

研究透視:芯片-互連材料

深圳市賽姆烯金科技有限公司 ? 來源:今日新材料 ? 2024-12-18 13:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

編輯語

集成電路占用面積的不斷縮小,正在將性能限制,從晶體管本身轉(zhuǎn)移到晶體管之間的互連工藝?;ミB的電阻-電容延遲,隨著器件密度的增加而惡化,因為互連路徑變長,導線變窄,并且隨著新材料集成到電路中,需要更多類型的連接。這一綜述,通過關注材料的載流子平均自由程和內(nèi)聚能,回顧了開發(fā)更好互連的策略。

摘 要

在芯片上集成更多器件的半導體技術,目前達到了器件單獨縮放,已經(jīng)不再是提高器件性能的有效方式。問題在于連接晶體管的互連工藝,隨著尺寸按比例縮小以匹配晶體管尺寸,金屬的電阻率呈指數(shù)增加。

因此,總信號處理延遲,主要是來自互連的電阻-電容resistance-capacitance (RC)延遲,而不是來自晶體管開關速度的延遲。這一技術瓶頸,需要探索替代材料和顛覆性器件結(jié)構(gòu)。

近日,韓國三星電子綜合技術院(Samsung Advanced Institute of Technology)Joon-Seok Kim,Jeehwan Kim,Sang Won Kim等,在Science上發(fā)表綜述文章,從材料和器件兩個方面,提出了互連技術中,RC電阻-電容延遲的提升策略。

Addressing interconnect challenges for enhanced computing performance.

解決互連難題,以增強計算性能。

互連電阻-電容resistance-capacitance ,RC延遲是器件性能的瓶頸。

圖1. 電阻率增加的原因。

圖2. DRAM架構(gòu)結(jié)構(gòu)變化的擴展挑戰(zhàn)和進展。

圖3. NAND閃存的擴展挑戰(zhàn)。

圖4. 邏輯器件的互連縮放和結(jié)構(gòu)挑戰(zhàn)。

表2. 邏輯互連規(guī)范及其對技術節(jié)點的預測和要求。

研究進展

晶體管柵極延遲,取決晶體管柵極氧化物電容和溝道載流子遷移率,而互連RC延遲,則取決于金屬線電阻和電容決定。據(jù)報道,互連RC延遲已超過約180-nm節(jié)點時代的晶體管柵極延遲,并具有65-nm節(jié)點時代所能達到工作頻率上限。物理縮放之外的有效器件縮放方案,即高k/金屬柵極的引入和溝道結(jié)構(gòu)的改變,增加了晶體管的密度,并提高晶體管的開關速度,但也導致互連RC延遲呈指數(shù)增長。隨著最近引入的垂直堆疊多個芯片策略,互連RC延遲,預計將以更快的速度增加,并對指數(shù)增長的計算需求,造成更嚴重的瓶頸。

晶體管和存儲單元的橫向按比例縮小,迫使互連也按比例縮小到這樣的尺寸,其中導體的表面和晶界決定著電子散射,并導致電阻率的指數(shù)增加。未來互連的理想候選材料,應具有較短的平均自由程,從而使散射表現(xiàn)出較小的縮放效應,不需要襯層和勢壘層,并且具有表面態(tài)主導的導電性。就存儲器和邏輯器件的結(jié)構(gòu)變化而言,由于朝著垂直集成結(jié)構(gòu)的發(fā)展,以使面密度最大化,制造變得更具挑戰(zhàn)性。未來互連材料的研究,還應考慮兼容于最近開發(fā)的制造工藝。

在這篇綜述中,討論了當前互連技術的材料和器件挑戰(zhàn),并討論了學術界和工業(yè)界未來研究的潛在方向。介紹了用于確定互連應用的合適材料,并評估其基本特性的方法,介紹了各種半導體器件中提出的結(jié)構(gòu)進步,并建議基于器件功能和制造工藝的材料。最后,對半導體三維集成日益增長的重要性,提出了前瞻性的展望。

展望未來

用于互連的互補金屬氧化物半導體complementary metal-oxide semiconductor (CMOS)兼容導電材料的研究,業(yè)界通常是去優(yōu)先化的,主要重點是提高半導體性能和增強高k電介質(zhì)。這已經(jīng)導致互連材料開發(fā)受挫,并且相比于半導體技術的其他方面,也受到較少的關注。在學術研究中,互連研究,通常強調(diào)選擇材料特性,而沒有全面考慮在實際器件架構(gòu)中的適用性。為了解決這一關鍵差距,需要一種系統(tǒng)和協(xié)作的研究方法,建立一個強大的平臺,用于發(fā)現(xiàn)、合成、表征和實際驗證與下一代半導體技術兼容的互連材料。學術界和工業(yè)界之間這種共同努力,將促進互連解決方案的可行性開發(fā),這些解決方案不僅在理論上很有前景,而且在功能與新興電子設備的苛刻性能和集成要求兼容。

文獻鏈接

Joon-Seok Kim et al. , Addressing interconnect challenges for enhanced computing performance. Science 386, eadk 6189 (2024)。

DOI:10.1126/science.adk6189

https://www.science.org/doi/10.1126/science.adk6189

本文譯自Science。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54009

    瀏覽量

    465969
  • 集成電路
    +關注

    關注

    5452

    文章

    12571

    瀏覽量

    374523
  • 半導體
    +關注

    關注

    339

    文章

    30730

    瀏覽量

    264061

原文標題:研究透視:芯片-互連材料 | Science

文章出處:【微信號:深圳市賽姆烯金科技有限公司,微信公眾號:深圳市賽姆烯金科技有限公司】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    多Chiplet異構(gòu)集成的先進互連技術

    半導體產(chǎn)業(yè)正面臨傳統(tǒng)芯片縮放方法遭遇基本限制的關鍵時刻。隨著人工智能和高性能計算應用對計算能力的需求呈指數(shù)級增長,業(yè)界已轉(zhuǎn)向多Chiplet異構(gòu)集成作為解決方案。本文探討支持這一轉(zhuǎn)變的前沿互連技術,內(nèi)容來自新加坡微電子研究院在2
    的頭像 發(fā)表于 02-02 16:00 ?1278次閱讀
    多Chiplet異構(gòu)集成的先進<b class='flag-5'>互連</b>技術

    從內(nèi)存接口到PCIe/CXL、以太網(wǎng)及光互連,高速互連芯片市場分析

    黃晶晶 綜合整理 ? 高速互連芯片定義及分類高速互連芯片是支撐數(shù)據(jù)中心、服務器及計算機實現(xiàn)高速數(shù)據(jù)交互的必備芯片,主要解決智能算力系統(tǒng)持續(xù)升
    的頭像 發(fā)表于 01-20 13:37 ?765次閱讀
    從內(nèi)存接口到PCIe/CXL、以太網(wǎng)及光<b class='flag-5'>互連</b>,高速<b class='flag-5'>互連</b><b class='flag-5'>芯片</b>市場分析

    燒結(jié)銀:3D封裝中高功率密度和高密度互連的核心材料

    燒結(jié)銀:3D封裝中高功率密度和高密度互連的核心材料
    的頭像 發(fā)表于 12-29 11:16 ?452次閱讀

    復合材料扭力測試力學性能研究

    復合材料扭力測試力學性能研究是一項系統(tǒng)性的工作,它不僅為復合材料的合理應用提供了堅實的理論依據(jù)和數(shù)據(jù)支持,也為新型復合材料的研發(fā)和性能優(yōu)化指明了方向,推動著復合
    的頭像 發(fā)表于 07-22 10:41 ?592次閱讀
    復合<b class='flag-5'>材料</b>扭力測試力學性能<b class='flag-5'>研究</b>

    基于硅基異構(gòu)集成的BGA互連可靠性研究

    在異構(gòu)集成組件中,互連結(jié)構(gòu)通常是薄弱處,在經(jīng)過溫度循環(huán)、振動等載荷后,互連結(jié)構(gòu)因熱、機械疲勞而斷裂是組件失效的主要原因之一。目前的研究工作主要集中在芯片焊點可靠性上,且通常球形柵格陣列
    的頭像 發(fā)表于 07-18 11:56 ?2463次閱讀
    基于硅基異構(gòu)集成的BGA<b class='flag-5'>互連</b>可靠性<b class='flag-5'>研究</b>

    基于碳納米材料的TPU導電長絲制備與性能研究

    HS-TGA-103熱重分析儀(TG、TGA)是在升溫、恒溫或降溫過程中,觀察樣品的質(zhì)量隨溫度或時間的變化,目的是研究材料的熱穩(wěn)定性和組份。廣泛應用于塑料、橡膠、涂料、藥品、催化劑、無機材料
    的頭像 發(fā)表于 07-11 10:21 ?506次閱讀
    基于碳納米<b class='flag-5'>材料</b>的TPU導電長絲制備與性能<b class='flag-5'>研究</b>

    高壓放大器在材料領域的研究與應用

    高壓放大器作為一種關鍵的電子儀器,能夠?qū)⒌碗妷盒盘柗糯蟮捷^高電平,在材料科學領域的研究和應用中發(fā)揮著重要作用。其功能主要體現(xiàn)在提供高電壓驅(qū)動信號、精確控制實驗條件、放大微弱信號等方面,為材料的性能
    的頭像 發(fā)表于 06-27 14:17 ?578次閱讀
    高壓放大器在<b class='flag-5'>材料</b>領域的<b class='flag-5'>研究</b>與應用

    XSR芯片互連技術的定義和優(yōu)勢

    XSR 即 Extra Short Reach,是一種專為Die to Die之間的超短距離互連而設計的芯片互連技術??梢酝ㄟ^芯粒互連(NoC)或者中介層(interposer)上的
    的頭像 發(fā)表于 06-06 09:53 ?2335次閱讀
    XSR<b class='flag-5'>芯片</b>間<b class='flag-5'>互連</b>技術的定義和優(yōu)勢

    Low-κ介電材料,突破半導體封裝瓶頸的“隱形核心”

    降低金屬互連線間的寄生電容,有效緩解了信號延遲、功耗攀升及集成密度瓶頸等關鍵問題。 ? 隨著先進封裝技術(如3D IC、Chiplet)的普及,Low-κ材料已從單純的互連層絕緣擴展至高頻基板、TSV絕緣、中介層等復雜場景,成為
    發(fā)表于 05-25 01:56 ?1995次閱讀

    分享兩種前沿片上互連技術

    隨著臺積電在 2011年推出第一版 2.5D 封裝平臺 CoWoS、海力士在 2014 年與 AMD 聯(lián)合發(fā)布了首個使用 3D 堆疊的高帶寬存儲(HBM)芯片,先進封裝技術帶來的片上互連拓撲結(jié)構(gòu)的改變和帶來的集成能力的提升,成為當前片上
    的頭像 發(fā)表于 05-22 10:17 ?1152次閱讀
    分享兩種前沿片上<b class='flag-5'>互連</b>技術

    為什么芯片需要低介電常數(shù)材料

    在現(xiàn)代芯片中,數(shù)十億晶體管通過金屬互連線連接成復雜電路。隨著制程進入納米級,一個看似“隱形”的問題逐漸浮出水面:金屬線之間的電容耦合。這種耦合不僅會拖慢信號傳輸速度,甚至可能引發(fā)數(shù)據(jù)傳輸錯誤。而解決這一問題的關鍵,正是低介電常數(shù)(Low-k)
    的頭像 發(fā)表于 05-15 10:31 ?1697次閱讀
    為什么<b class='flag-5'>芯片</b>需要低介電常數(shù)<b class='flag-5'>材料</b>

    半導體芯片中的互連層次

    在半導體芯片中,數(shù)十億晶體管需要通過金屬互連線(Interconnect)連接成復雜電路。隨著制程進入納米級,互連線的層次化設計成為平衡性能、功耗與集成度的關鍵。芯片中的
    的頭像 發(fā)表于 05-12 09:29 ?2480次閱讀
    半導體<b class='flag-5'>芯片</b>中的<b class='flag-5'>互連</b>層次

    TSV硅通孔填充材料

    電子發(fā)燒友網(wǎng)報道(文/黃山明)TSV(Through Silicon Via)即硅通孔技術,是通過在芯片芯片之間、晶圓和晶圓之間制作垂直導通,實現(xiàn)芯片之間互連的技術,是2.5D/3D
    的頭像 發(fā)表于 04-14 01:15 ?2836次閱讀

    Low-K材料芯片中的作用

    Low-K材料是介電常數(shù)顯著低于傳統(tǒng)二氧化硅(SiO?,k=3.9–4.2)的絕緣材料,主要用于芯片制造中的層間電介質(zhì)(ILD)。其核心目標是通過降低金屬互連線間的寄生電容,解決RC延
    的頭像 發(fā)表于 03-27 10:12 ?4556次閱讀
    Low-K<b class='flag-5'>材料</b>在<b class='flag-5'>芯片</b>中的作用

    背接觸(BC)太陽能電池組件封裝損失研究:從材料選擇到工藝優(yōu)化

    與先進封裝材料互連技術之間的兼容性差異。BC技術概述典型BC太陽能電池和雙面太陽能電池的正面和背面視圖BC電池由于正面沒有電極,能夠更有效地捕獲入射光,實現(xiàn)更高
    的頭像 發(fā)表于 03-24 09:02 ?2810次閱讀
    背接觸(BC)太陽能電池組件封裝損失<b class='flag-5'>研究</b>:從<b class='flag-5'>材料</b>選擇到工藝優(yōu)化