電子發(fā)燒友網(wǎng)報道（文/黃山明）在當(dāng)今科技飛速發(fā)展的時代，半導(dǎo)體行業(yè)作為眾多前沿技術(shù)的基石，正面臨著前所未有的機遇與挑戰(zhàn)。隨著電子系統(tǒng)越來越復(fù)雜，芯片電路設(shè)計也變得更為復(fù)雜，這導(dǎo)致了更長的設(shè)計周期、更高的開發(fā)成本以及更大的錯誤風(fēng)險。

另一方面，合格的IC設(shè)計者數(shù)量有限，難以滿足整個行業(yè)的需求，這也限制了創(chuàng)新的速度。但AI技術(shù)的出現(xiàn)，有望解決芯片設(shè)計難題，并通過AI注入EDA的方式，不僅為集成電路設(shè)計行業(yè)在效率上帶來了顯著提升，同時也實現(xiàn)了芯片設(shè)計質(zhì)量和生產(chǎn)力的突破。

讓AI融入EDA

EDA（電子設(shè)計自動化）主要指電子半導(dǎo)體行業(yè)中各種開發(fā)與仿真工具，在芯片設(shè)計中，EDA貫穿了芯片設(shè)計的整個流程，涵蓋從前端的電路設(shè)計到后端的物理實現(xiàn)與驗證等各個環(huán)節(jié)。

但隨著摩爾定律的放緩以及市場對高性能、低功耗芯片的需求不斷增長，傳統(tǒng)EDA工具和方法逐漸顯現(xiàn)出局限性。模擬電路設(shè)計尤其困難，因為它涉及大量的非線性行為，并且各設(shè)計元素之間存在復(fù)雜的相互作用，這使得優(yōu)化成為一項極為耗時的任務(wù)。 為了應(yīng)對這些挑戰(zhàn)，將AI融入到EDA中成為許多企業(yè)的選擇。作為最早在行業(yè)內(nèi)推行AI話設(shè)計工具的廠商，新思科技早在2020年便推出了設(shè)計AI工具DSO.ai，隨后有相繼推出了驗證工具VSO.ai、測試工具TSO.ai，以及模擬芯片工具ASO.ai。

圖源：新思科技

以ASO.ai為例，作為通過AI所收益的設(shè)計模擬芯片工具。相比數(shù)字設(shè)計可利用抽象概念實現(xiàn)自動化擴展，而模擬設(shè)計因元素間復(fù)雜交互、眾多復(fù)雜設(shè)計指標(biāo)（如供電電流、信噪比等），難以像數(shù)字設(shè)計那樣從傳統(tǒng)優(yōu)化算法中受益。

其電路行為基于非線性器件模型，缺乏簡單代理函數(shù)，模擬過程本身也是迭代收斂的，無法從期望結(jié)果反向推導(dǎo)出電路特性，所以傳統(tǒng)上模擬設(shè)計主要依賴手動操作，限制了對代工廠專業(yè)子節(jié)點的利用和市場機會的把握。 在傳統(tǒng)優(yōu)化算法在模擬設(shè)計中，只有當(dāng)期望結(jié)果能簡單建模且至少在排序上正確時才可行，但模擬電路的復(fù)雜性使這種情況很少見。

而ASO.ai能夠自動將模擬設(shè)計從一個工藝節(jié)點遷移到另一個工藝節(jié)點。它通過自動原理圖遷移和基于知識的自動布局遷移，實現(xiàn)分層模擬IP的快速遷移。簡單來說，ASO.ai能夠幫助設(shè)計團隊快速將模擬設(shè)計遷移到新的工藝節(jié)點，從而加速產(chǎn)品上市時間。 并且利用基于樣本的優(yōu)化系統(tǒng)，ASO.ai可以在多個測試平臺和數(shù)百個PVT（工藝、電壓、溫度）拐角中優(yōu)化復(fù)雜的模擬設(shè)計，快速收斂到符合工程規(guī)范的最佳設(shè)計點。 同時在布局感知設(shè)計優(yōu)化方面，ASO.ai可以實現(xiàn)多目標(biāo)優(yōu)化代理，在運行過程中進行學(xué)習(xí)，幫助工程師在多個測試中同時集中并進一步優(yōu)化模擬設(shè)計。

自動化的設(shè)計遷移和優(yōu)化減少了對人工干預(yù)的依賴，降低了設(shè)計錯誤的風(fēng)險。通過AI的學(xué)習(xí)和優(yōu)化能力，使用ASO.ai能夠?qū)崿F(xiàn)更高質(zhì)量的設(shè)計結(jié)果。 ASO.ai可適用于需要高性能和高可靠性的模擬設(shè)計，如射頻、電源管理和信號鏈等領(lǐng)域的模擬IC設(shè)計。當(dāng)設(shè)計團隊需要將現(xiàn)有的模擬設(shè)計遷移到新的工藝節(jié)點時，ASO.ai也可以提供強大的支持，簡化遷移過程，確保設(shè)計在新工藝節(jié)點下的性能和可靠性。

ASO.ai幫助客戶

如何應(yīng)對模擬IC復(fù)雜設(shè)計

在實際進行模擬IC設(shè)計時，會遇到許多復(fù)雜問題。例如EDA算法推動了數(shù)字設(shè)計發(fā)展，但模擬設(shè)計因傳統(tǒng)方法局限進展緩慢。而AI優(yōu)化通過實際模擬實驗學(xué)習(xí)和反饋收斂的方式，非常適合自動化模擬電路設(shè)計過程，不僅在優(yōu)化環(huán)節(jié)體現(xiàn)價值，還在模擬電路節(jié)點遷移和設(shè)計流程各階段重新調(diào)整設(shè)計時發(fā)揮重要作用，有助于設(shè)計公司快速響應(yīng)市場機會，突破模擬設(shè)計復(fù)雜性障礙。

而在當(dāng)今半導(dǎo)體技術(shù)快速發(fā)展的背景下，GF（GlobalFoundries）借助新思科技的ASO.ai進行模擬IC設(shè)計。GF擁有45RFSOI和22FDX等在量產(chǎn)中用于5G毫米波市場的工藝技術(shù)。其中45RFSOI是基于45nm工藝的SOI（PDSOI）技術(shù)，自2017年量產(chǎn)，在毫米波應(yīng)用中具有高傳輸功率、低損耗開關(guān)等優(yōu)勢；22FDX專為SoC應(yīng)用的RF/毫米波性能優(yōu)化，有高Ft和Fmax值、低寄生電容等特點。

在芯片設(shè)計電路優(yōu)化中，ASO.ai可以構(gòu)建學(xué)習(xí)數(shù)據(jù)庫和機器學(xué)習(xí)模型，跟蹤多工況和測試平臺下的實際依賴關(guān)系，輔助優(yōu)化器探索設(shè)計空間。

例如在22FDX上優(yōu)化28GHz PA時，可以分為三步，首先優(yōu)化DC電路偏置點，如設(shè)定VDD=1.75V時優(yōu)化VDOP和VDDL，通過參數(shù)化設(shè)計變量VGG1和VGG0并設(shè)置掃描范圍，經(jīng)多次迭代找到最優(yōu)值；接著優(yōu)化PA穩(wěn)定性，通過在PrimeWave中添加表達式測量Kf值并設(shè)定目標(biāo)，選擇相關(guān)電容（如中和電容C0和柵極電容CP）作為設(shè)計參數(shù)化對象進行優(yōu)化；最后優(yōu)化包括功率附加效率（PAE）在內(nèi)的大信號分析指標(biāo)，更新前兩步的最優(yōu)值后進行諧波平衡分析，判斷是否需進一步優(yōu)化。整個過程中，ASO.ai可以依據(jù)學(xué)習(xí)數(shù)據(jù)庫和模型不斷調(diào)整模擬實驗，快速收斂到符合設(shè)計規(guī)范的結(jié)果。

使用ASO.ai設(shè)計后，GF發(fā)現(xiàn)28GHz PA在22FDX工藝上相比45RFSOI表現(xiàn)出相似或更好性能。如增益從16dB提升到17dB，帶寬從12.5GHz調(diào)整到11.5GHz，電源電壓從1.8V降為1.75V，峰值PAE從48.3%變?yōu)?6%，CW Psat從18.8dBm提高到20dBm。

在設(shè)計效率上，傳統(tǒng)手動遷移和優(yōu)化需約1-2個月完成前端設(shè)計/分析及1個月完成布局，而使用該自動化流程僅需幾天，顯著提高了生產(chǎn)力，體現(xiàn)了ASO.ai在GF模擬IC設(shè)計中從45RFSOI到22FDX工藝遷移的高效性和有效性。

圖源：新思科技

不僅是GF，Credo Semiconductor在使用ASO.ai也實現(xiàn)了更高效率。據(jù)公開報道顯示，Credo 使用ASO.ai將VCO設(shè)計從5nm遷移到7nm時，遷移工作量從數(shù)周縮短至幾小時，生產(chǎn)力提高達100倍。遷移后的設(shè)計用基于ASO.ai的優(yōu)化器優(yōu)化，約在2小時內(nèi)完成超10000次搜索，而在過去需要數(shù)天甚至數(shù)周。

小結(jié)

顯然AI+EDA已經(jīng)在行業(yè)中得到了充分驗證，而ASO.ai作為新思科技在AI驅(qū)動的EDA領(lǐng)域的重要產(chǎn)品之一，它通過結(jié)合AI技術(shù)和傳統(tǒng)的EDA工具，為模擬設(shè)計帶來了新的突破。其通過智能化的優(yōu)化和遷移功能，能夠幫助設(shè)計團隊在面對復(fù)雜的模擬設(shè)計挑戰(zhàn)時，實現(xiàn)更高的設(shè)計效率和質(zhì)量，同時大大降低設(shè)計成本和時間。也期待未來隨著AI技術(shù)的進一步發(fā)展，在芯片設(shè)計中迸發(fā)更加精彩的表現(xiàn)。