以下文章來源于漫談大千世界,作者CosmosWanderer
3D-IC通過采用TSV(Through-Silicon Via,硅通孔)技術(shù),實現(xiàn)了不同層芯片之間的垂直互連。這種設(shè)計顯著提升了系統(tǒng)集成度,同時有效地縮短了互連線的長度。這樣的改進不僅降低了信號傳輸?shù)难訒r,還減少了功耗,從而全面提升了系統(tǒng)的整體性能。
根據(jù)TSV制作工藝順序的不同,可分為先通孔和后通孔兩種技術(shù)。
FE3D: 先通孔是指先刻蝕通孔,再裝配到操作晶圓上,然后減薄,即在CMOS器件或者后道互連之前的設(shè)計階段介入。
BE3D: 后通孔是指先將晶圓鍵合到另一個芯片/晶圓上,然后再刻蝕通孔,即在后道互連或者鍵合之后的后期開始。

1. 3D IC的堆疊方式
基于TSV(Through-Silicon Via,硅通孔)技術(shù)的3D IC堆疊方式主要有三種類型,每種類型都有其特點和應(yīng)用場景。
晶圓到晶圓堆疊(Wafer-to-Wafer, W2W)
兩個晶圓均沒有切片;工藝簡單,產(chǎn)出效率最高,成本最低
這個名稱也有稱為Wafer on Wafer,WoW
晶片到晶圓堆疊(Die-to-Wafer, D2W)
將切片后的晶片堆疊到晶圓上。這種方式相比W2W,可能在良率上有所提高,因為可以對單個晶片進行篩選。工藝相對簡單,成本和產(chǎn)出效率介于W2W和D2D之間。
這個名稱也有稱為Chip on Wafer,CoW
晶片到晶片堆疊(Die-to-Die, D2D)
將切片后的兩層晶片堆疊在一起。這種方式可以使用已知良晶片(Known-Good-Die, KGD),因而良率最高。但是工藝最復(fù)雜,產(chǎn)出效率最低,因為需要對每個晶片進行精確的對準和堆疊。
這個名稱也有稱為C2C.

2. 3D IC的堆疊方向
無論晶圓是否切片,3D IC堆疊方向分為三種.
面對面(Face-to-Face, F2F)
面對背(Face-to-Back, F2B)
背對背(Back-to-Back, B2B)

3. 基于TSV的3D IC關(guān)鍵集成技術(shù)
3D IC集成的關(guān)鍵技術(shù)主要包括以下幾個方面:
對準(Alignment)
對準(Alignment)是3D IC制造過程中的一個關(guān)鍵步驟,它確保了在不同層的芯片或晶圓堆疊時,各個層之間的電路圖案能夠精確地對齊。這種精確對齊對于實現(xiàn)電氣連接的可靠性和功能性至關(guān)重要。對準技術(shù)的準確性直接影響到3D IC的性能、產(chǎn)量和可靠性。
對準(Alignment)可以采用直接或者間接的方式進行對準。如果兩個硅片中有一個是對可見光或者紅外線透明的,就可以采用直接對準。當(dāng)兩個硅片都不對可見光或者紅外線透明時,就必須采用間接對準方式。在這種情況下,先將第一個硅片對準到一個參考點上再抬高一定的距離,然后再將第二層硅片對準到同一個參考點上。當(dāng)然間接對準沒有直接對準的精確度高。
鍵合(Bonding)
鍵合技術(shù)是指借助各種化學(xué)和物理作用連接兩個或多個芯片或晶圓。目前有四種鍵合技術(shù)是最常用的,分別是氧化物鍵合、金屬鍵合、粘合劑鍵合和焊接。
氧化物鍵合:利用上下兩層芯片表面的隔離層(通常是SiO?)進行鍵合。這種技術(shù)的優(yōu)點是可以在低溫下進行,且與半導(dǎo)體工藝兼容。但是,它需要高質(zhì)量的化學(xué)機械拋光和復(fù)雜的硅片清潔。
金屬鍵合:可以使用銅或金作為金屬材料。金比銅更容易鍵合,所需溫度和壓力較小。銅鍵合成本低,鍵合強度高,與半導(dǎo)體工藝兼容。金屬鍵合的主要優(yōu)勢是可以同時實現(xiàn)機械和電連接,且過程中不產(chǎn)生多余氣體。但對工藝溫度和壓力的要求較高,且可能因溫度不一致導(dǎo)致對準誤差。常用的金屬鍵合可控塌陷芯片連接(Controlled Collapse Chip Connect, C4)和薄膜鍵合。
粘合劑鍵合:使用粘合劑來連接襯底或晶圓。典型的粘合劑鍵合是倫斯勒理工學(xué)院研發(fā)的聚合物鍵合技術(shù)。
焊接是一種在印刷電路板上廣泛應(yīng)用的技術(shù),也可以用于3D IC集成 。它像金屬鍵合一樣,也可以同時實現(xiàn)機械連接和電連接。
晶圓減薄(Wafer Thinning)
在堆疊之前,需要將晶圓減薄到合適的厚度,以減少堆疊后的總厚度,提高封裝的緊湊性和散熱性能。
目前的金屬淀積及等離子體開孔工藝而言,要求上層芯片的TSV高度控制在幾十微米以內(nèi),以確保TSV的工藝可靠性。
TSV(Through-Silicon Via)
TSV是實現(xiàn)3D IC垂直互連的關(guān)鍵技術(shù),通過在硅片中鉆孔并填充導(dǎo)電材料來實現(xiàn)不同層之間的電氣連接。根據(jù)TSV制作工藝順序的不同,可分為先通孔和后通孔兩種技術(shù)。
FE3D: 先通孔是指先刻蝕通孔,再裝配到操作晶圓上,然后減薄,即在CMOS器件或者后道互連之前的設(shè)計階段介入。
FE3D: 先通孔是指先刻蝕通孔,再裝配到操作晶圓上,然后減薄,即在CMOS器件或者后道互連之前的設(shè)計階段介入。
鍵合技術(shù)包括直接鍵合、使用中間層(如硅中介層)的鍵合、以及使用微凸點(microbumps)等。
TSV的制造涉及到深反應(yīng)離子刻蝕(DRIE)、絕緣層沉積、金屬填充等多個步驟。

這些關(guān)鍵技術(shù)相互配合,共同實現(xiàn)了3D IC的高密度集成、高性能和小型化。隨著技術(shù)的發(fā)展,3D IC在移動設(shè)備、高性能計算、人工智能等領(lǐng)域的應(yīng)用越來越廣泛。
-
芯片
+關(guān)注
關(guān)注
463文章
54004瀏覽量
465809 -
IC
+關(guān)注
關(guān)注
36文章
6410瀏覽量
185583 -
晶圓
+關(guān)注
關(guān)注
53文章
5407瀏覽量
132272 -
TSV
+關(guān)注
關(guān)注
4文章
137瀏覽量
82622
原文標題:基于TSV的3D-IC
文章出處:【微信號:深圳市賽姆烯金科技有限公司,微信公眾號:深圳市賽姆烯金科技有限公司】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
如何建立正確的3D-IC設(shè)計實現(xiàn)流程和實現(xiàn)項目高效管理的挑戰(zhàn)
3D-IC設(shè)計之系統(tǒng)級版圖原理圖一致性檢查
Cadence 憑借突破性的 Integrity 3D-IC 平臺加速系統(tǒng)創(chuàng)新
新思科技推出3D-IC新技術(shù)
TSMC 和 Cadence 合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊
Cadence Integrity 3D-IC平臺?支持TSMC 3DFabric技術(shù),推進多Chiplet設(shè)計
Integrity?3D-IC平臺助力設(shè)計者實現(xiàn)驅(qū)動PPA目標
Cadence Integrity 3D-IC自動布線解決方案
3D-IC未來已來
產(chǎn)品資訊 | 3D-IC 設(shè)計之自底向上實現(xiàn)流程與高效數(shù)據(jù)管理
Cadence 擴大了與 Samsung Foundry 的合作,依托 Integrity 3D-IC平臺提供獨具優(yōu)勢的參考流程
3D-IC 以及傳熱模型的重要性
基于TSV的3D-IC關(guān)鍵集成技術(shù)
評論