近年來(lái)，AIGC深入滲透寫(xiě)作、編程、繪畫(huà)、營(yíng)銷(xiāo)等各個(gè)領(lǐng)域。從回答問(wèn)題到完成任務(wù)，AI相關(guān)的新技術(shù)不斷發(fā)展，為生活帶來(lái)了很多便利。算力作為AI發(fā)展的支撐，其規(guī)模投入一直在持續(xù)增長(zhǎng)。與此同時(shí)，跟AI相關(guān)的網(wǎng)絡(luò)技術(shù)即互聯(lián)技術(shù)，相關(guān)的關(guān)注度及投入正在快速增加。此前，互聯(lián)相關(guān)的技術(shù)在算力中心投入不足5%，現(xiàn)在已經(jīng)逐漸增加到15%甚至20%，未來(lái)還可能會(huì)持續(xù)增加?；ヂ?lián)，已經(jīng)成為AI算力基礎(chǔ)設(shè)施中非常重要的組成部分。

模型及應(yīng)用持續(xù)發(fā)展，帶來(lái)算力形態(tài)變化

隨著基礎(chǔ)模型的變化和AI應(yīng)用的變化，算力中心的算力形態(tài)也在逐漸發(fā)生變化。模型的參數(shù)規(guī)模越來(lái)越大，從千億級(jí)到萬(wàn)億級(jí)的大模型仍然在持續(xù)增長(zhǎng)。隨著推理應(yīng)用的逐步落地，ROI成為了企業(yè)部署大模型考慮的關(guān)鍵，在考慮性能的同時(shí)、還需兼顧體驗(yàn)和成本的平衡。所謂的性能就是支持快速的響應(yīng)速度，同時(shí)要支持高并發(fā)，以及在整個(gè)應(yīng)用環(huán)境中取得成本的平衡。同時(shí)，輕量級(jí)小模型也在紛紛推出，邊緣推理性能大幅提升。以通義千問(wèn)3-4B為例，在4B的模型上已經(jīng)可以取得不錯(cuò)的應(yīng)用效果，整體在端側(cè)應(yīng)用表現(xiàn)出較大的優(yōu)勢(shì)。

Scaling Law受到限制，需算法和工程協(xié)同演進(jìn)

很多人現(xiàn)在意識(shí)到了一個(gè)問(wèn)題，經(jīng)典的基于Transformer 的Scaling Law（縮放定律）正面臨挑戰(zhàn)：集群算力增長(zhǎng)放緩，單純縮放效果放緩。首先是算力的增長(zhǎng)跟不上軟件與模型的算力需求，其次是單純靠算力堆疊更大規(guī)模的縮放效果也逐步放緩。因此，在大模型的發(fā)展領(lǐng)域，堆算力時(shí)代已經(jīng)成為過(guò)去，工程優(yōu)化成為了必須。在這方面，DeepSeek做了一個(gè)非常好的榜樣，如何通過(guò)軟硬件協(xié)同的設(shè)計(jì)，將模型、訓(xùn)練和硬件基礎(chǔ)設(shè)施整合在一起，或者是基于現(xiàn)有的硬件設(shè)施改進(jìn)模型設(shè)計(jì)和優(yōu)化模型的設(shè)計(jì)等。只有通過(guò)這種方式，通過(guò)算法、軟硬件、工程協(xié)同的進(jìn)展，才能夠持續(xù)過(guò)去的縮放定律或者持續(xù)這種性能提升的趨勢(shì)。

為何互聯(lián)在高性能AI發(fā)展中存在重要價(jià)值？

在訓(xùn)練和推理的規(guī)模越來(lái)越大的情況下，對(duì)算力的需求越來(lái)越增加，通信的效能就成為了整個(gè)模型關(guān)鍵的影響因素。根據(jù)Meta在2024年的相關(guān)數(shù)據(jù)，在模型訓(xùn)練不同的情況下，通信的開(kāi)銷(xiāo)占比已經(jīng)占到整個(gè)時(shí)間的平均30%左右。如今，隨著AI推理的落地，大家也發(fā)現(xiàn)，其響應(yīng)速度也就是TPOT（Time Per Output Token）和互聯(lián)性能成正比，互聯(lián)速度越高，吞吐速度越高，即TPOT會(huì)越強(qiáng)。

大模型訓(xùn)推的并行方式

在大模型訓(xùn)練和推理方式上，業(yè)界也有比較多的并行技術(shù)可以幫助提升訓(xùn)練效率，比如張量并行、流水線并行、數(shù)據(jù)并行、專(zhuān)家并行等等。（注：DP數(shù)據(jù)并行不適用推理側(cè)）

TP 是張量并行(Tensor Parallel)，是對(duì)模型的每個(gè)層做了一個(gè)層內(nèi)的拆分。使用TP 能達(dá)到很好的 GPU 利用率。TP通信粒度是非常細(xì)的。TP 每計(jì)算完成一次層的拆分，就需要有一次通信來(lái)做 AllReduce 合并，雖然 TP 單次通信量較小，但是它通信頻率頻次都很高，對(duì)帶寬的要求也很高。

PP 是流水線并行(Pipeline Parallel)，也就是模型的層與層之間拆分，把不同的層放到不同的 GPU 上。在計(jì)算過(guò)程中，必須順序執(zhí)行，后面的計(jì)算過(guò)程依賴(lài)于前面的計(jì)算結(jié)果。一個(gè)完整的 Pipeline運(yùn)行起來(lái)需要將一個(gè)workload 切分成很小的多個(gè) workload，也就是需要將一個(gè)比較大 Batch size 切分成很多個(gè)小 Batch 才能保持流水線并行的高吞吐。

EP是專(zhuān)家并行（Expert Parallel），是指在專(zhuān)家模型中，將不同的專(zhuān)家分配到不同設(shè)備上，每個(gè)設(shè)備只負(fù)責(zé)一部分專(zhuān)家的計(jì)算。專(zhuān)家并行可以增加模型的容量，同時(shí)提高計(jì)算效率。但需要在設(shè)備間不斷傳輸數(shù)據(jù)和梯度，對(duì)于通信頻次開(kāi)銷(xiāo)要求高。在一定程度上還要通過(guò)有效的路由機(jī)制，確保專(zhuān)家之間的負(fù)載均衡。

大模型在進(jìn)行并行計(jì)算過(guò)程中，TP（張量并行）已經(jīng)占到了整個(gè)通信量的80%，需要TB級(jí)別的帶寬（Scale-up GPU間互聯(lián)），所以超節(jié)點(diǎn)變成了非常重要的技術(shù)手段。DP（數(shù)據(jù)并行）和PP（流水線并行）一般通過(guò)Scale out互聯(lián)應(yīng)對(duì)，需要Tb級(jí)別的帶寬；而在將MoE引入EP（專(zhuān)家并行）通信，則會(huì)帶來(lái)更復(fù)雜的流量。在不同的情況下，流量不同，需要更復(fù)雜的調(diào)度算法和更完善的通信技術(shù)手段。

在Scale-up 網(wǎng)絡(luò)側(cè)，超節(jié)點(diǎn)已經(jīng)成為大規(guī)模訓(xùn)練、并行推理中重要的支撐技術(shù)。

超節(jié)點(diǎn)將成百上千張GPU互聯(lián)在一起，猶如一個(gè)巨型GPU般工作；此外，還可以通過(guò)構(gòu)建更大的HBD系統(tǒng)，以應(yīng)對(duì)多種并行通信造成的巨大通信數(shù)據(jù)量。因此需要在更大規(guī)模的機(jī)柜或者幾個(gè)機(jī)柜之間，引入超高帶寬的互聯(lián)，這通常是TB級(jí)別的。這會(huì)帶來(lái)什么好處？以英偉達(dá)為例，在Hopper架構(gòu)時(shí)代的DGX8卡，跟基于GB300的NVL72相比，超節(jié)點(diǎn)的性能帶來(lái)了50倍的提升，同時(shí)其投入產(chǎn)出比也帶來(lái)了十倍的提升。

但在AI網(wǎng)絡(luò)中，Scale-up面臨著四大挑戰(zhàn)：

一是需要超高帶寬；

二是需要可擴(kuò)展的拓?fù)?，支持不同的超?jié)點(diǎn)的形態(tài)；

第三是需要通用的協(xié)議來(lái)做互聯(lián)互通，傳統(tǒng)的通算協(xié)議（PCIe/CXL)和私有協(xié)議都具備局限性，因此業(yè)界的主要Scale up生態(tài)，都在做Scale Up協(xié)議的標(biāo)準(zhǔn)化，從而實(shí)現(xiàn)通用化標(biāo)準(zhǔn)化的目標(biāo)；

第四是多語(yǔ)義的支持。

從Scale-out側(cè)來(lái)看，AI網(wǎng)絡(luò)面臨幾大核心挑戰(zhàn)：

首先需要非常高的傳輸性能，Tb級(jí)別的傳輸延時(shí)要可控；

其次是要實(shí)現(xiàn)萬(wàn)卡、十萬(wàn)卡甚至更大規(guī)模流控的能力；

第三是要有相對(duì)可以控制的部署成本，因?yàn)槠髽I(yè)部署的數(shù)量太多，理論上而言一個(gè)或者兩個(gè)GPU就需要配備一個(gè)超級(jí)網(wǎng)卡。

因此，智算行業(yè)正在發(fā)生變化。智算的集群里面需要的是針對(duì)AI原生的超級(jí)網(wǎng)卡。AI本質(zhì)是需要一個(gè)非常高效的方式來(lái)進(jìn)行網(wǎng)絡(luò)傳輸，需要非常高性能的RDMA引擎，需要更加復(fù)雜的網(wǎng)絡(luò)控制，來(lái)真正有效的實(shí)現(xiàn)數(shù)據(jù)傳輸。

從協(xié)議的角度來(lái)看，過(guò)去傳統(tǒng)的RDMA有一些不足之處，因此業(yè)界需要一個(gè)更加現(xiàn)代化的下一代RDMA的標(biāo)準(zhǔn)，即UEC（Ultra Ethernet Consortium，超級(jí)以太網(wǎng)聯(lián)盟）。自去年誕生之后，UEC已經(jīng)完成了多項(xiàng)工作，核心就是要解決復(fù)雜網(wǎng)絡(luò)之間的多徑傳輸、亂序等問(wèn)題，以及實(shí)現(xiàn)擁塞情況下更好的流控手段和更高效的重傳方式。這些都是需要在AI里面來(lái)解決的，也是RDMA需要面對(duì)的新挑戰(zhàn)。

奇異摩爾如何通過(guò)互聯(lián)構(gòu)建高性能AI基礎(chǔ)設(shè)施

對(duì)于國(guó)產(chǎn)算力而言，產(chǎn)業(yè)界眾多企業(yè)正共同努力，以構(gòu)建國(guó)產(chǎn)算力的集群與基礎(chǔ)設(shè)施。GPU或者說(shuō)AI芯片，當(dāng)然是其中非常重要的手段，在AI芯片之外，互聯(lián)也非常重要。

奇異摩爾作為AI網(wǎng)絡(luò)互聯(lián)領(lǐng)域極少數(shù)可以提供全棧式互聯(lián)產(chǎn)品架構(gòu)及解決方案的供應(yīng)商，依托于高性能RDMA 和Chiplet技術(shù)，聚焦AI互聯(lián)領(lǐng)域，構(gòu)建了一整套覆蓋Scale-out網(wǎng)間互聯(lián)、Scale-up超節(jié)點(diǎn)GPU片間互聯(lián)及Scale-inside 芯片內(nèi)互聯(lián)的產(chǎn)品解決方案，為AI高性能計(jì)算提供了堅(jiān)實(shí)的支撐。

在第五屆中國(guó)集成電路設(shè)計(jì)創(chuàng)新大會(huì)暨IC應(yīng)用生態(tài)展（ICDIA創(chuàng)芯展）上，奇異摩爾首席網(wǎng)絡(luò)架構(gòu)專(zhuān)家葉棟受邀出席本次大會(huì)，并將在AIDC開(kāi)發(fā)者論壇上進(jìn)行主題為《從橫向擴(kuò)展邁向縱向升級(jí)：全棧式互聯(lián)重塑高性能 AI 基礎(chǔ)設(shè)施》的演講，分享AI大模型訓(xùn)推基礎(chǔ)設(shè)施趨勢(shì)及挑戰(zhàn)并分享奇異摩爾的互聯(lián)產(chǎn)品解決方案。

活動(dòng)預(yù)告

大會(huì)簡(jiǎn)介

本屆大會(huì)以“自主創(chuàng)新?應(yīng)用落地?生態(tài)共建”為主題，圍繞AI大算力與數(shù)據(jù)處理、光子集成電路、超異構(gòu)計(jì)算、RISC-V生態(tài)、5G射頻/6G半導(dǎo)體、AIoT與邊緣計(jì)算、智能汽車(chē)與自動(dòng)駕駛，分享前沿技術(shù)突破與應(yīng)用場(chǎng)景，推動(dòng)創(chuàng)新成果轉(zhuǎn)化與產(chǎn)業(yè)鏈協(xié)同，促進(jìn)芯片、應(yīng)用方案與整機(jī)研發(fā)深度合作。

ICDIA創(chuàng)芯展以“1+1+4+1”模式，即打造1場(chǎng)高峰論壇、1場(chǎng)AI開(kāi)發(fā)者主題大會(huì)、4場(chǎng)分論壇（先進(jìn)設(shè)計(jì)與創(chuàng)芯應(yīng)用+汽車(chē)芯片與智能駕駛+AIoT與智聯(lián)生態(tài)+產(chǎn)研項(xiàng)目與投資對(duì)接）、1場(chǎng)IC應(yīng)用生態(tài)展。

演講嘉賓

葉棟，2002年北郵博士畢業(yè)，B-ISDN寬帶通信專(zhuān)業(yè)，擁有超過(guò)20年的網(wǎng)絡(luò)互聯(lián)系統(tǒng)架構(gòu)設(shè)計(jì)經(jīng)驗(yàn) ，在AI網(wǎng)絡(luò)協(xié)議、RDMA、虛擬化、軟件協(xié)議棧等方面擁有豐富的專(zhuān)業(yè)知識(shí)。在英特爾（中國(guó)）工作多年，曾任英特爾網(wǎng)絡(luò)互聯(lián)產(chǎn)品事業(yè)部技術(shù)總監(jiān)，負(fù)責(zé)英特爾以太網(wǎng)，P4可編程交換芯片，FPGA智能網(wǎng)卡, Google IPU相關(guān)系統(tǒng)架構(gòu)產(chǎn)品的本地化研發(fā)和部署。啟動(dòng)和主導(dǎo)了基于FPGA的智能網(wǎng)卡方案在國(guó)內(nèi)的設(shè)計(jì)開(kāi)發(fā)和推廣，構(gòu)建了多家大型云廠商和服務(wù)商等大規(guī)模部署的技術(shù)方案的底座。

關(guān)于我們

AI網(wǎng)絡(luò)全棧式互聯(lián)架構(gòu)產(chǎn)品及解決方案提供商

奇異摩爾，成立于2021年初，是一家行業(yè)領(lǐng)先的AI網(wǎng)絡(luò)全棧式互聯(lián)產(chǎn)品及解決方案提供商。公司依托于先進(jìn)的高性能RDMA 和Chiplet技術(shù)，創(chuàng)新性地構(gòu)建了統(tǒng)一互聯(lián)架構(gòu)——Kiwi Fabric，專(zhuān)為超大規(guī)模AI計(jì)算平臺(tái)量身打造，以滿足其對(duì)高性能互聯(lián)的嚴(yán)苛需求。我們的產(chǎn)品線豐富而全面，涵蓋了面向不同層次互聯(lián)需求的關(guān)鍵產(chǎn)品，如面向北向Scale-out網(wǎng)絡(luò)的AI原生超級(jí)網(wǎng)卡、面向南向Scale-up網(wǎng)絡(luò)的GPU片間互聯(lián)芯粒、以及面向芯片內(nèi)算力擴(kuò)展的2.5D/3D IO Die和UCIe Die2Die IP等。這些產(chǎn)品共同構(gòu)成了全鏈路互聯(lián)解決方案，為AI計(jì)算提供了堅(jiān)實(shí)的支撐。