在任何事務(wù)層包(TLP)發(fā)送之前,PCIe總線必須要先完成Flow Control初始化。當(dāng)物理層完成鏈路初始化后,便會將LinkUp信號變?yōu)橛行?,告知?shù)據(jù)鏈路層可以開始Flow Control初始化了。
如下圖所示:

注:由于VC0是默認(rèn)使能的,所以當(dāng)Flow Control初始化開始時,其會被自動的初始化。其他的Virtual Channel是可選的,只有當(dāng)被配置為使能的時候才會被初始化。
Flow Control初始化被分為兩個步驟,F(xiàn)C_Init1和FC_Init2,其在整個數(shù)據(jù)鏈路控制和管理狀態(tài)機(Data Link Control & Management State Machine)的位置如下圖所示:

在FC_Init1步驟中,PCIe設(shè)備會連續(xù)地發(fā)送三個InitFC1類型的Flow Control DLLP來報告其接收Buffer 的大小。三個DLLP的順序是固定的:Posted、Non-Posted然后是Completions。如下圖所示:

FC_Init2與FC-Init1類似,同樣是連續(xù)的發(fā)送三個InitFC2類型的DLLP,當(dāng)完成后,DLCMSM(上一篇文章中提到的狀態(tài)機)會切換到DL_Active狀態(tài),表明數(shù)據(jù)鏈路層初始化完成。
注:可能有人會有疑惑了,F(xiàn)C_Init1和FC_Init2干的活不是差不多嘛,為什么還需要FC_Init2呢?原因是,不同的設(shè)備完成FC_Init1的時間可能是不同的,增加FC_Init2是為了保證每個設(shè)備都能收到FC初始化DLLP。
FC_Init DLLP的格式如下圖所示:

在完成FC初始化之后,相鄰的兩個設(shè)備之間會周期性的通過Updated FC DLLP更新接收Buffer的大小。如下圖所示:

Update FC DLLP的格式與FC_Init的格式是類似的,具體如下:

前面說到。Update FC DLLP是周期性發(fā)送的,周期的值可以通過以下公式計算得:

具體可以參考PCIe的Spec,這里不再詳細(xì)介紹,下面給出Gen1和Gen2的周期表格(根據(jù)公式計算的結(jié)果)。其中AF為AckFactor。
注:Mindshare的書中,為了便于理解,把AckFactor一詞修改為UpdateFactor,實際上指的是同一個東西。
Gen1 (2.5GT/s)如下表所示:

Gen2(5GT/s)如下表所示:

-
總線
+關(guān)注
關(guān)注
10文章
3040瀏覽量
91657 -
PCIe
+關(guān)注
關(guān)注
16文章
1460瀏覽量
88400 -
數(shù)據(jù)鏈路層
+關(guān)注
關(guān)注
0文章
63瀏覽量
12409
原文標(biāo)題:【博文連載】PCIe掃盲——Flow Control基礎(chǔ)(二)
文章出處:【微信號:ChinaAET,微信公眾號:電子技術(shù)應(yīng)用ChinaAET】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
RT-Thread自動初始化詳解
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計之七:系統(tǒng)初始化
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計之八:PCIe初始化狀態(tài)機設(shè)計
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計34:初始化功能驗證與分析2
FPGA的ROM初始化問題討論
Flow Control機制可以顯著地提高總線的傳輸效率
PCIe總線中的鏈路初始化與訓(xùn)練
IIC總線初始化基本驅(qū)動參考程序應(yīng)用代碼免費下載
GraniStudio:初始化例程
EtherCAT總線初始化步驟
PCIe總線必須要先完成Flow Control初始化
評論