在實(shí)際應(yīng)用環(huán)境中，由于隊(duì)列、PRP、數(shù)據(jù)的存儲(chǔ)往往在不同的位置，因此完成讀取過程的延時(shí)也不同，在本開發(fā)中，將隊(duì)列管理與PRP都放置在了近PCIe端存儲(chǔ)，因此讀取隊(duì)列與PRP的延時(shí)遠(yuǎn)遠(yuǎn)小于讀取數(shù)據(jù)的延時(shí)。并且當(dāng)大量不同的讀請(qǐng)求交叉處理時(shí)，讀處理模塊的并行處理結(jié)構(gòu)更能夠充分利用PCIe的亂序傳輸能力來提高吞吐量。為了清晰的說明讀處理模塊對(duì)吞吐量的提升，設(shè)置如圖3.15所示的簡(jiǎn)單時(shí)序樣例，樣例中PCIe TLP的tag最大為3。

圖1 TLP讀處理優(yōu)化時(shí)序樣例圖

在對(duì)應(yīng)圖1中第1、2行時(shí)序的低性能處理模式下，同一時(shí)間只能處理一個(gè)讀事務(wù)，并且不帶有outstanding能力，此時(shí)從接收到讀請(qǐng)求到成功響應(yīng)所經(jīng)歷的延時(shí)將會(huì)累積，造成axis_cq請(qǐng)求總線的阻塞。在對(duì)應(yīng)圖中第3、4行時(shí)序的僅帶有outstanding能力的處理模式下，雖然可以連續(xù)接收多個(gè)讀請(qǐng)求處理，但同一時(shí)間內(nèi)只能處理一個(gè)事務(wù)，仍會(huì)由于較大的處理延時(shí)導(dǎo)致axis總線存在較多的空閑周期，實(shí)際的數(shù)據(jù)傳輸效率并不高。在對(duì)應(yīng)圖中第5、6行時(shí)序的讀處理模塊處理模式下，利用多個(gè)響應(yīng)處理單元的并行處理能力和發(fā)送緩存，先行處理完成的CPLD可以優(yōu)先發(fā)送，緊接著可以處理下一事務(wù)B站已給出相關(guān)性能的視頻，使總線的傳輸效率和吞吐量明顯提高。