以下文章來(lái)源于村里鄉(xiāng)味，作者周左邊

SiC MOSFET器件的短路耐受能力，在高壓和低壓應(yīng)用是有所不同的，在耐受時(shí)間上通常在?2-7μs?范圍內(nèi)。多數(shù)規(guī)格書標(biāo)稱的短路時(shí)間是供應(yīng)商在評(píng)估器件初期，使用單管封裝測(cè)試的，2-3μs;到模塊封裝，多芯片并聯(lián)，搞個(gè)2μs差不多。與硅基器件相比，碳化硅器件的短路能力通常較弱。那這耐受時(shí)間夠用嗎?在多數(shù)應(yīng)用場(chǎng)景下是足夠?，只是需要更懂的團(tuán)隊(duì)去用。

短路能量的密度不亞于這個(gè)場(chǎng)面，哈哈

1-短路失效的原因

熱擊穿。熱點(diǎn)短路瞬間短路電流密度高達(dá)額定值(limited 500A/cm^2)的10倍，導(dǎo)致結(jié)溫飆升，數(shù)微秒內(nèi)把溝道/JFET 區(qū)域燒熱點(diǎn)，引發(fā)芯片金屬層熔融或柵極氧化層擊穿，最終失效。

寄生BJT觸發(fā)， 源極附近注入+高電流密度導(dǎo)致體二極管與P/N結(jié)構(gòu)形成寄生三極管導(dǎo)通。

柵氧應(yīng)力， 大電流+dv/dt 把柵氧置于高電場(chǎng)環(huán)境，尤其溝槽器件更敏感。

電感環(huán)路過(guò)沖， 封裝/回路寄生L導(dǎo)致關(guān)斷時(shí)Vds尖峰，疊加應(yīng)力導(dǎo)致二次擊穿。

不同封裝下短路能力測(cè)試表現(xiàn)

2-短路能力限制因素：

2.1結(jié)溫升高：短路期間，器件內(nèi)部小范圍內(nèi)會(huì)產(chǎn)生大量的熱，薄弱的cell最先發(fā)熱，導(dǎo)致結(jié)溫迅速升高。當(dāng)溫度超過(guò)器件的最大允許溫度，就會(huì)導(dǎo)致器件失效;

2.2 溫度分布不均：短路能量高度集中于器件正面區(qū)域(薄漂移層)，導(dǎo)致金屬層、柵極氧化物等承受極大熱應(yīng)力;

2.3 電場(chǎng)強(qiáng)度：短路時(shí)，器件內(nèi)部的電場(chǎng)強(qiáng)度可能接近碳化硅材料的擊穿電場(chǎng)，從而導(dǎo)致器件損壞;

2.4 柵極氧化層可靠性：柵氧是MOSFET器件中的薄弱環(huán)節(jié)，容易受到高溫和高電場(chǎng)的影響而發(fā)生擊穿。

3- 提升短路能力的方法：

3.1、芯片設(shè)計(jì)優(yōu)化

元胞結(jié)構(gòu)優(yōu)化，通過(guò)減小JFET區(qū)寬度、降低單元密度或在源極引入電阻退化手段來(lái)降低Isc，短路能力通常更強(qiáng)，代價(jià)是Vds略高。

P+局部屏蔽/柵下P-shield ：降低柵漏電容,抑制寄生BJT導(dǎo)通風(fēng)險(xiǎn)，減小柵氧邊緣場(chǎng)強(qiáng)。

Kelvin源極：驅(qū)動(dòng)回路與功率回路分離，抑制Miller注入，提升受控關(guān)斷穩(wěn)定性。

柵極可靠性設(shè)計(jì)，閾值電壓控制在2.5–4V，避免過(guò)低導(dǎo)致誤觸發(fā);集成柵極電阻抑制振蕩，減少外部電路依賴。

確保等溫等阻與對(duì)稱布線的均流化時(shí)，更大結(jié)區(qū)/多芯片并聯(lián)、

3.2、系統(tǒng)級(jí)保護(hù)增強(qiáng)：炸機(jī)前可靠檢測(cè)并關(guān)斷，Esc控制在器件可承受范圍。

快速關(guān)斷電路：DESAT設(shè)置很短的盲時(shí)(~200–400ns)，搭配快恢復(fù)二極管;VDS實(shí)時(shí)監(jiān)測(cè)+低容值濾波電容(<1nF)抑制噪聲。適度降低 Vgs,on(例如從+18V降到+15V/+12V)與增大Rg能明顯降低 Isc(代價(jià)是開(kāi)通損耗/導(dǎo)通電阻上升)。

驅(qū)動(dòng)負(fù)壓關(guān)斷 :關(guān)斷電壓從0V降至-2V~-5V，可降低關(guān)斷損耗35–40%，同時(shí)抑制米勒效應(yīng)。避免故障關(guān)斷過(guò)程中寄生導(dǎo)通。

保護(hù)電路優(yōu)化?：采用快速響應(yīng)方案(如去飽和檢測(cè)或分流電阻檢測(cè))，確保在2-3μs內(nèi)關(guān)斷器件;集成開(kāi)爾文源極焊盤可提升響應(yīng)精度。

3.3、 封裝端的改善：Esc≈Vdc?Isc?tsc

散熱路徑優(yōu)化：燒結(jié)銀替代焊料，熱阻降低30%;AMB替換DBC且材料均勻;確保溫度傳感器響應(yīng)時(shí)間<熱穿透時(shí)間。

金屬系統(tǒng)強(qiáng)化，銅綁定線替代鋁：載流能力提升2倍，延遲金屬熔融，直接銅鍵合很難，可用DTS或solder clip互聯(lián)降低熱阻30%，和降低局部熱集中，功率循環(huán)壽命提升3倍。

封裝選型：低寄生布局如引線框架優(yōu)化、引腳更短、引入引線并聯(lián))，達(dá)成低感封裝，減少關(guān)斷過(guò)沖。

4-測(cè)試與驗(yàn)證方法

單脈沖SC-SOA測(cè)試 ：兩種典型短路，。

一類短路SC-I ：柵極已導(dǎo)通，直連短路;

二類短路SC-II ：開(kāi)通瞬間直擊短路(應(yīng)力更大)。保證母線、占空、占空起始相位一致，可重復(fù)。

記錄VDC、Isc、tSC、結(jié)溫Tj。示波器要用差分探頭與電流探頭，帶寬/接地方式可靠。

邊界工況 ：低溫(電流更大)與高溫(余量更小)都要測(cè);最大母線電壓、最大直流鏈路電感條件下測(cè)。

判據(jù) ：關(guān)斷后漏電、Rds(on)漂移、柵漏電、波形是否出現(xiàn)振蕩/再導(dǎo)通;必要時(shí)FA解封 SEM/OBIRCH 查熱點(diǎn)。

5-總結(jié)

再厲害的器件也怕不會(huì)用，SIC MOSFET 的短路能力在芯片設(shè)計(jì)端的創(chuàng)新優(yōu)化固然很重要，后端的封裝設(shè)計(jì)、應(yīng)用策略都對(duì)短路能力有著十分關(guān)鍵的影響。