LMK1D210xL 是一款低噪聲雙時鐘緩沖器，可將一個輸入分配給最多 2 （LMK1D2102L）、4 （LMK1D2104L）、6 （LMK1D2106L） 或 8 （LMK1D2108L） 個 LVDS 輸出。輸入可以是 LVDS、LVPECL、HCSL、CML 或 LVCMOS。

LMK1D210xL 專為驅(qū)動 50Ω 傳輸線而設(shè)計。在單端模式下驅(qū)動輸入時，向未使用的負(fù)輸入引腳施加適當(dāng)?shù)钠秒妷海ㄒ妶D8-8）。
*附件：lmk1d2102l.pdf

LMK1D210xL 緩沖器為不同的工作電源提供兩種輸出共模作（0.7V 和 1.2V）。該器件為直流耦合模式應(yīng)用提供了設(shè)計靈活性。

AMP_SELA/AMP_SELB控制引腳可用于選擇不同的輸出幅度LVDS（350mV）或升壓LVDS（500mV）。除了幅度選擇外，還可以使用同一引腳禁用輸出。

該器件還支持時鐘和數(shù)字輸入引腳的故障安全輸入功能。該器件還集成了輸入遲滯，可防止在沒有輸入信號的情況下輸出隨機(jī)振蕩。

特性

• 高性能LVDS時鐘緩沖器系列：高達(dá)2GHz
  • 雙 1：2 差分緩沖器
  • 雙 1：4 差分緩沖器
  • 雙 1：6 差分緩沖器
  • 雙 1：8 差分緩沖器
• 電源電壓：1.71V 至 3.465V
• 雙輸出共模電壓作：
  • 輸出共模電壓：1.8V電源電壓時為0.7V。
  • 輸出共模電壓：2.5V/3.3V電源電壓時為1.2V
• 低附加抖動：
  • < 1250.25MHz時，12kHz至20MHz（典型值為17fs RMS）
  • < 625MHz時，12kHz至20MHz（典型值為22fs RMS）
  • < 12kHz至20MHz（156.25MHz）時最大60fs RMS
  • 極低的本底相位噪聲：-164dBc/Hz（典型值為156.25MHz）
• 極低的傳播延遲：最大< 575ps
• 輸出偏斜：
  • 最大15ps（LMK1D2102、LMK1D2104）
  • 最大20ps（LMK1D2106、LMK1D2106）
• 零件到零件偏斜：150ps
• 高擺幅LVDS（升壓模式）：AMP_SELA時典型值為500mV VOD，AMP_SELB=浮動
• 使用 AMP_SELA 和 AMP_SELB 啟用/禁用銀行
• 故障安全輸入作
• 通用輸入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信號電平
• LVDS 基準(zhǔn)電壓，VAC_REF，可用于電容耦合輸入
• 擴(kuò)展的工業(yè)溫度范圍：–40°C 至 105°C

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK1D210xL是德州儀器（TI）推出的高性能LVDS時鐘緩沖器家族，包含四款型號（LMK1D2102L/04L/06L/08L），支持雙路輸入至多路LVDS輸出分配，具有超低附加抖動特性（典型值低至17fs RMS）。適用于電信、醫(yī)療成像、無線基礎(chǔ)設(shè)施等高精度時鐘分配場景。

?2. 核心特性?

• ?頻率支持?：最高2GHz輸入頻率，兼容LVDS/LVPECL/LVCMOS/HCSL/CML多種信號電平。
• ?低抖動性能?：
  • 12kHz–20MHz帶寬下：
    • 1250.25MHz時典型值<17fs RMS
    • 156.25MHz時最大值<60fs RMS
  • 相位噪聲底：-164dBc/Hz（156.25MHz典型值）
• ?靈活配置?：
  • 雙輸出共模電壓（0.7V@1.8V供電，1.2V@2.5V/3.3V供電）
  • 通過AMP_SEL引腳選擇輸出幅度（350mV或500mV）及使能/禁用輸出
• ?低延遲?：傳播延遲<575ps，輸出偏斜≤20ps。

?3. 應(yīng)用領(lǐng)域?

• 通信與網(wǎng)絡(luò)設(shè)備時鐘分配
• JESD204B/C接口的ADC時鐘與SYSREF同步
• 醫(yī)療影像設(shè)備及測試測量儀器

?4. 關(guān)鍵參數(shù)?

?5. 封裝與型號對比?

• ?封裝類型?：VQFN（16/28/40/48引腳）
• ?輸出分配?：
  • LMK1D2102L：雙1:2（共4路LVDS輸出）
  • LMK1D2108L：雙1:8（共16路LVDS輸出）

?6. 設(shè)計建議?

• ?布局優(yōu)化?：需將裸露焊盤連接至PCB地平面散熱，推薦使用多層板設(shè)計并添加高頻去耦電容。
• ?終端匹配?：未使用的輸出建議用100Ω差分端接以優(yōu)化信號完整性。

?7. 典型應(yīng)用示例?

• ?JESD204B/C系統(tǒng)?：491.52MHz主時鐘與7.68MHz SYSREF時鐘同步分配至多路AFE，支持DC/AC耦合方案。

該系列器件通過低功耗、小封裝（最小3mm×3mm）和高可靠性設(shè)計，滿足高速、高精度時鐘分配需求。