CDCL1810A 是一款高性能時鐘分配器。可編程分頻器 P0 和 P1，對輸出頻率與輸入頻率的比值具有很高的靈活性： F 外 = F 在 /P，其中 P （P0，P1） = 1， 2， 4， 5， 8， 10， 16, 20, 32, 40, 80.

該CDCL1810A支持一個差分LVDS時鐘輸入和總共10個差分 CML 輸出。如果 CML 輸出是交流耦合的，則與 LVDS 接收器兼容。
*附件：cdcl1810a.pdf

通過仔細觀察輸入電壓擺幅和共模電壓限制，該 CDCL1810A可以支持單端時鐘輸入，如引腳配置和功能中所述。

所有器件設置均可通過SDA/SCL串行雙線接口進行編程。 串行接口為1.8V 僅寬容。

該器件在 1.8V 電源環(huán)境中工作，其特點是工作溫度范圍為 –40°C 至 +85°C。 該CDCL1810A采用48引腳QFN （RGZ）封裝。

特性

• 其他1.8 V單電源
• 具有 10 個輸出的高性能時鐘分配器
• 低輸入輸出附加抖動：低至 10fs RMS
• 低壓差分信號 （LVDS） 輸入，100Ω
  差分片上終端，頻率高達 650 MHz
• 差分電流模式邏輯 （CML） 輸出，50Ω
  單端片上端接，頻率高達 650 MHz
• 兩組，每組五個輸出，每個輸出具有獨立的頻
  分比
• 輸出頻率以 1、2、4、5、
  8、10、16、20、32、40 和 80 的分壓比導出
• 符合 ANSI TIA/EIA-644-A-2001 LVDS 標準要求
• 功耗：410 mW（典型值）
• 每個輸出的輸出使能控制
• SDA/SCL 設備管理接口
• 48引腳VQFN （RGZ）封裝
• 工業(yè)溫度范圍：–40°C 至 +85°C

參數(shù)

方框圖

?1. 產(chǎn)品概述?
CDCL1810A是德州儀器（TI）推出的1.8V供電、10路輸出的高性能時鐘分配器，專為高速串行通信系統(tǒng)設計。其核心特點包括：

• ?低抖動性能?：輸入至輸出附加抖動低至10fs RMS（12kHz-5MHz頻偏）。
• ?靈活分頻?：支持兩組獨立分頻（P0/P1），分頻比1/2/4/5/8/10/16/20/32/40/80可編程。
• ?接口兼容性?：支持LVDS輸入（最高650MHz）和CML輸出（兼容AC耦合LVDS接收器）。

?2. 關鍵特性?

• ?電氣參數(shù)?：
  • 工作電壓：1.7V至1.9V（模擬/數(shù)字電源）。
  • 功耗：典型值410mW（全輸出啟用）。
  • 溫度范圍：-40°C至+85°C。
• ?封裝?：48引腳VQFN（7mm×7mm），需焊接散熱焊盤至地以優(yōu)化性能。

?3. 應用場景?

• 高速串行接口時鐘分配：如1G/10G以太網(wǎng)、PCIe、SATA、SONET等。
• 多DSP系統(tǒng)時鐘同步：支持Keystone系列DSP的SYSCLK、PCIeCLK等時鐘分發(fā)。

?4. 功能模塊?

• ?輸入?：單路差分LVDS，支持單端DC耦合（需符合引腳配置限制）。
• ?輸出?：10路差分CML，分兩組獨立控制（YP[4:0]和YP[9:5]），每組支持獨立分頻和使能。
• ?控制接口?：通過SDA/SCL（I2C兼容）配置分頻比、輸出使能等，支持4個可選設備地址。

?5. 設計注意事項?

• ?布局建議?：
  • 縮短電源去耦電容走線，優(yōu)先使用0201封裝（正面貼裝）或0402（背面貼裝）。
  • 散熱焊盤需通過多通孔接地，否則性能可能顯著下降。
• ?同步限制?：分頻器重編程時，兩組輸出可能存在相位偏移（分頻比>1時需注意）。

?6. 版本與訂購信息?

• 提供工業(yè)級（-40°C至+85°C）型號：CDCL1810ARGZR（卷帶）、CDCL1810ARGZT（小卷帶）。
• 與舊版CDCL1810的主要差異：取消輸出同步功能，支持輸出獨立配置而不影響其他通道。

?7. 文檔支持?

• 包含完整寄存器映射、時序圖、熱阻參數(shù)及典型應用電路（如多DSP時鐘分配方案）。
• 強調(diào)靜電防護（HBM 2000V/CDM 500V）和焊接工藝要求（回流焊峰值溫度260°C）。

該文檔為硬件工程師提供了從選型到布板的全面參考，適用于高速時鐘網(wǎng)絡設計的可靠性驗證與實現(xiàn)。