該ADS61JB46是一款高性能、低功耗、單通道模數(shù)轉(zhuǎn)換器，具有集成JESD204A輸出接口。該器件采用 6 毫米× 6 毫米 QFN 封裝，具有單通道和雙通道輸出模式，具有前所未有的緊湊性。輸出接口與 JESD204A 標(biāo)準(zhǔn)兼容，并具有附加模式（根據(jù) IEEE 標(biāo)準(zhǔn) 802.3-2002 第 3 部分第 36.2.4.12 條），可與 TI TLK 系列 SERDES 收發(fā)器無縫連接。同樣令人印象深刻的是片上模擬輸入緩沖器，可在采樣保持開關(guān)之間提供隔離，并提供更高、更一致的輸入阻抗。

該器件的額定工作范圍為工業(yè)溫度范圍（–40°C 至 +85°C）。
*附件：ads61jb46.pdf

特性

• 輸出接口：
  • 單通道和雙通道接口
  • 最大數(shù)據(jù)速率：3.125 Gbps
  • 符合 JEDEC JESD204A規(guī)范
  • CML 輸出，電流可編程范圍為 2 mA 至 32 mA
• 功耗：
  • 雙通道模式下 160 MSPS 時為 583 mW
  • 功率隨時鐘速率而降低
• 輸入接口：緩沖模擬輸入
• 185 MHz IF 時的 SNR：–72.7 dBFS
• 模擬輸入動態(tài)范圍：2 V聚丙烯
• 參考支持：
  外部和內(nèi)部（微調(diào)）
• 供應(yīng)：
  • 模擬和數(shù)字：1.8 V
  • 輸入緩沖器：3.3 V
• 可編程數(shù)字增益：0 dB至6 dB
• 輸出：直偏移二進制或
  二進制補碼
• 封裝：6 毫米× 6 毫米 QFN-40

參數(shù)

方框圖

ADS61JB46 是一款 14 位高性能模數(shù)轉(zhuǎn)換器（ADC），集成 JESD204A 串行輸出接口與模擬輸入緩沖器，支持單 / 雙車道輸出模式，專為無線基站、測試測量儀器等高速高精度場景設(shè)計。

核心參數(shù)與性能

• 分辨率與采樣率 ：14 位分辨率，雙車道模式最高 160 MSPS，單車道模式最高 156.3 MSPS；孔徑延遲 560 ps，孔徑抖動 125 fs rms，數(shù)據(jù)延遲 20 個時鐘周期。
• 動態(tài)性能 ：185 MHz 輸入時 SNR 達 72.7 dBFS，SFDR 達 77 dBc；THD 低至 - 79.9 dBc，IMD3-79.9 dBc；支持 0 dB-6 dB 數(shù)字增益（0.5 dB 步進），可權(quán)衡 SFDR 與 SNR 性能。
• 輸入與輸出 ：差分輸入范圍 2 VPP，模擬輸入帶寬 480 MHz，輸入共模電壓 1.95 V（內(nèi)部參考模式）；CML 輸出接口最高數(shù)據(jù)率 3.125 Gbps，支持偏移二進制或二進制補碼格式。
• 功耗與工作條件 ：模擬 / 數(shù)字電源 1.7 V-1.9 V（典型 1.8 V），輸入緩沖器電源 3.0 V-3.6 V（典型 3.3 V）；雙車道 160 MSPS 時總功耗 583 mW，支持完全掉電（10 mW）與快速恢復(fù)掉電（230 mW）模式，工作溫度 - 40°C 至 + 85°C。

封裝與引腳

• 采用 6 mm×6 mm 40 引腳 QFN（RHA）封裝，含裸露熱焊盤（連接數(shù)字地，需焊接至 PCB 接地平面優(yōu)化散熱）。
• 關(guān)鍵引腳包括差分模擬輸入（INP/INM）、差分時鐘輸入（CLKP/CLKM）、CML 輸出車道（ADC_OUTP0/ADC_OUTM0 至 ADC_OUTP1/ADC_OUTM1）、串行配置接口（SCLK/SDATA/SEN）及同步控制（SYNCP/SYNCM）引腳。

核心功能與特性

• 接口特性 ：兼容 JESD204A 標(biāo)準(zhǔn)，支持單車道（20x 序列化，最高 3.125 Gbps）與雙車道（10x 序列化，最高 1.6 Gbps）模式；CML 輸出電流可通過寄存器編程（2 mA-32 mA），支持 8B10B 編碼與擾碼功能。
• 靈活配置 ：支持內(nèi)部 / 外部參考模式切換；可通過串行（SPI）或并行接口配置增益、輸出格式、車道模式等參數(shù)；內(nèi)置信號功率估算功能，支持 1K-16K 樣本平均。
• 同步與測試 ：通過 SYNC~ 引腳實現(xiàn)幀同步，支持 K28.5 同步符號傳輸；提供多種測試模式（偽隨機碼、固定碼等），可通過 DETECT [3:0] 引腳輸出低延遲 ADC 碼或功率估算值。

典型應(yīng)用場景

• 無線基站基礎(chǔ)設(shè)施、高速數(shù)據(jù)采集系統(tǒng)、測試測量儀器、雷達與通信接收系統(tǒng)。

設(shè)計要點

• 電源與去耦 ：AVDD、DRVDD、IOVDD 需就近配置去耦電容，輸入緩沖器電源（AVDD_3V）需獨立布線，減少噪聲耦合。
• 輸入與時鐘設(shè)計 ：模擬輸入建議串聯(lián) 5 Ω 電阻抑制寄生振蕩，支持變壓器耦合或差分放大器驅(qū)動；時鐘輸入推薦差分驅(qū)動（LVPECL/LVDS/ 正弦波），AC 耦合至 0.95 V 共模電壓，時鐘抖動需嚴(yán)格控制。
• 布局規(guī)范 ：模擬地與數(shù)字地分離，CML 輸出走線需等長匹配（50 Ω 阻抗）；熱焊盤需充分覆銅并通過過孔連接接地平面，確保散熱。
• 配置要點 ：上電后需通過硬件復(fù)位（RESET 引腳）或軟件復(fù)位（寄存器 00h）初始化；JESD204A 接口需配置幀 / 多幀參數(shù)，支持初始車道對齊序列傳輸。

產(chǎn)品型號與供貨

• 在售型號為 ADS61JB46IRHAR（2500 片卷盤）與 ADS61JB46IRHAT（250 片小卷盤），符合 RoHS 標(biāo)準(zhǔn)，MSL 等級 3（260°C 回流焊），工作溫度范圍 - 40°C 至 + 85°C。