臺(tái)積電在其2025年的技術(shù)研討會(huì)上，其聯(lián)席首席運(yùn)營(yíng)官?gòu)垥詮?qiáng)揭曉了CoWoS技術(shù)的新發(fā)展。非常值得關(guān)注的就是名為“明日CoWoS”的技術(shù)，讓3D堆疊能力再上一個(gè)臺(tái)階。首次亮相的“集成電壓調(diào)節(jié)器”（IVR）可嵌入芯片內(nèi)，靠近處理器以提升電源調(diào)節(jié)效率。這一技術(shù)革新，憑借臺(tái)積電在CoWoS技術(shù)上的壟斷優(yōu)勢(shì)，可能使臺(tái)達(dá)電、英飛凌等電源模塊供應(yīng)商的獨(dú)立產(chǎn)品因融入CoWoS而消失。

臺(tái)積電的技術(shù)變革，把整個(gè)產(chǎn)業(yè)推向一個(gè)高度，即高算力和低功耗的雙追求達(dá)到一個(gè)高度。本文將從歷史到現(xiàn)在，背后全面梳理半導(dǎo)體技術(shù)創(chuàng)新。

算力與功耗的糾纏史

在芯片的發(fā)展史中，我們只看見摩爾定律推動(dòng)算力發(fā)展。實(shí)則，芯片不斷提高算力時(shí)，功耗一直是工程師們頭疼的事情。高算力和低能耗，一直是半導(dǎo)體從業(yè)人員的追求。

簡(jiǎn)稱，吃很少的飯，干極多的活兒。金牌牛馬實(shí)錘了。

就拿整個(gè)電子產(chǎn)業(yè)初期的祖師爺——電子管來(lái)說(shuō)，這個(gè)被稱作電子產(chǎn)業(yè)“初代神器”的玩意，一度成為20世紀(jì)前半葉的電子頂流。它從初時(shí)的 “整流/檢波” 功能，到實(shí)現(xiàn) “信號(hào)放大”，再到支撐早期計(jì)算機(jī)、雷達(dá)、通信設(shè)備的規(guī)?；瘧?yīng)用。能力值被拉滿，卻因算力和功耗極限，被晶體管一瞬間取代。

畢竟啟動(dòng)電子管的陰極需要通過電流加熱才能發(fā)射電子，單個(gè)電子管功耗可達(dá)幾瓦至幾十瓦，大量使用時(shí)總功耗極高。

這種電能饕餮必將成為歷史。

后面便是晶體管時(shí)代，相較于電子管，晶體管的PN結(jié)無(wú)需 “加熱陰極” 就能控制電流，從原理上規(guī)避了電子管的功耗、發(fā)熱缺陷。而在接下來(lái)的幾十年晶體管自我革命里，晶體管們削尖了頭往芯片里鉆。顯然，在追隨摩爾定律這條路上，產(chǎn)品的核心訴求就是讓越小的黑方塊里放下越大的算力，同時(shí)不要發(fā)燙。

在工藝制程不斷演進(jìn)進(jìn)程中，大致經(jīng)歷了PMOS（P溝道金屬氧化物半導(dǎo)體）→NMOS（N溝道金屬氧化物半導(dǎo)體）→HMOS（高性能金屬氧化物半導(dǎo)體）→CMOS的過渡，以及FinFET（鰭式場(chǎng)效應(yīng)晶體管）、GAA（環(huán)繞柵極晶體管）等新型結(jié)構(gòu)的引入，不斷突破物理極限，提升晶體管性能并降低功耗。

下面就用一小段說(shuō)清一個(gè)工藝，來(lái)給大家快速回看這段歷史影像。

首先登場(chǎng)的是PMOS，PMOS的杰出代表就是1971年英特爾推出的4004芯片，這是其第一款商用4位微處理器，采用10μm PMOS工藝，特點(diǎn)就是采用P型硅作為襯底，鋁作為互連金屬，二氧化硅作為絕緣層。PMOS晶體管的空穴遷移率較低，導(dǎo)致工作頻率僅 108KHz，功耗較高（15V 工作電壓）。后續(xù)的8008芯片也是沿用PMOS工藝，工藝未變，但從4位處理器升級(jí)到了8位，指令集擴(kuò)展至 48 條，晶體管數(shù)量增至 3500 個(gè)。使得整體性能翻倍。

NMOS登場(chǎng)也非?？?，僅僅發(fā)生在4004芯片的三年后。在1974年推出的8080采用6 微米NMOS工藝，以電子遷移率更高的N 型硅取代 P 型硅，使晶體管開關(guān)速度提升10倍，工作頻率躍升至 2MHz。集成度也大幅提高，晶體管數(shù)量增至6000個(gè)，支持 64KB 內(nèi)存尋址，處理速度達(dá) 0.64MIPS，成為首款被廣泛應(yīng)用于微型計(jì)算機(jī)的處理器。

再過四年，HMOS來(lái)臨。采用3微米 HMOS工藝的8086芯片，是 x86 架構(gòu)的奠基之作。

該工藝的特點(diǎn)就是在 NMOS 基礎(chǔ)上優(yōu)化硅柵結(jié)構(gòu)，通過離子注入精確控制摻雜濃度，晶體管密度提升近 5 倍，集成2.9萬(wàn)個(gè)晶體管。HMOS工藝的功耗降低至5V，且與TTL邏輯電路兼容。

隨后CMOS開始嶄露頭角，這個(gè)上世紀(jì)60年代被提出的工藝技術(shù)，直到80年代中期發(fā)揮自己一個(gè)突出優(yōu)勢(shì)——低功耗。如1985年英特爾 80386SX采用1.5μm CMOS，主頻達(dá) 20MHz，功耗僅為同性能 HMOS的1/5。CMOS 取代 HMOS，本質(zhì)是半導(dǎo)體需求從 “速度優(yōu)先” 轉(zhuǎn)向 “速度與功耗平衡” 的必然結(jié)果。

而在65nm工藝節(jié)點(diǎn)時(shí)，功耗問題又突出出來(lái)。時(shí)間發(fā)生在2004年，產(chǎn)業(yè)界發(fā)現(xiàn)晶體管密度的改善在降低晶體管功耗和提高晶體管開關(guān)速度方面變慢。2005 年ITRS（國(guó)際半導(dǎo)體技術(shù)路線圖）公布的研究表明，在 65nm 節(jié)點(diǎn)上，動(dòng)態(tài)功耗密度和泄漏功耗將分別增加 1.43 倍和 2.5 倍。到 2007 年左右，業(yè)界已經(jīng)明顯意識(shí)到 65nm 工藝下漏電流及功耗急速上升的問題，并開始引起警覺。

解決65nm功耗問題，產(chǎn)業(yè)采用的是組合拳。材料（High-k/金屬柵）、結(jié)構(gòu)（應(yīng)變硅/STI）、設(shè)計(jì)（Multi-Vth/電源門控）、封裝（倒裝芯片/散熱）等技術(shù)協(xié)同。這些技術(shù)在 65nm 時(shí)代完成研發(fā)和驗(yàn)證，在45nm節(jié)點(diǎn)全面商用，不僅緩解了65nm的功耗危機(jī)，更奠定了后續(xù)納米級(jí)工藝（32nm、22nm等）的發(fā)展基礎(chǔ)，使摩爾定律得以延續(xù)至 21 世紀(jì)第二個(gè)十年。

此后，當(dāng)集成電路芯片制造產(chǎn)業(yè)的特征尺寸縮小到22nm時(shí)，傳統(tǒng)的CMOS平面微納加工工藝技術(shù)面臨性能劣化等問題。2011年，英特爾公司在其 22nm 工藝技術(shù)節(jié)點(diǎn)上首次推出商品化的Fin-FET（鰭式場(chǎng)效應(yīng)晶體管）產(chǎn)品Ivy - Bridge，大大增加了晶體管的柵控能力，降低了芯片功耗。此后，臺(tái)積電等公司在 Fin - FET 技術(shù)節(jié)點(diǎn)上不斷發(fā)展，工藝尺寸達(dá)到 14nm、7nm、5nm等。此外，為了進(jìn)一步提高集成度，3D 集成技術(shù)如硅通孔（TSV）技術(shù)也得到了發(fā)展。

近幾年，GAA（Gate-All-Around，全環(huán)繞柵極）結(jié)構(gòu)橫空出世，是繼 FinFET之后的新一代半導(dǎo)體器件架構(gòu)，通過柵極完全環(huán)繞導(dǎo)電溝道實(shí)現(xiàn)更精準(zhǔn)的電流控制，是支撐 3nm 及以下先進(jìn)制程的核心技術(shù)。

在不斷追求高性能芯片的道路上，高溫和漏電成為摩爾定律失效的主要?jiǎng)Ｗ邮?。大家從各個(gè)角度來(lái)尋求大算力的突破。

此時(shí)，產(chǎn)業(yè)界誕生一個(gè)新詞——超越摩爾（More than Moore）。

超越摩爾時(shí)代的大廠策略

超越摩爾告訴你什么叫條條道路通羅馬。

既然大家的目的都是追求大算力突破，追求性能和功耗的平衡，那晶體管微縮這條路并不是唯一解，奈何這招還失靈。這些通羅馬的道路上，先進(jìn)封裝異軍突起，既然單一芯片無(wú)法滿足要求，那就讓所需要芯片的裸Die封裝到一起。其中3D IC通過“垂直堆疊+高密度互連”重構(gòu)芯片形態(tài)，解決了傳統(tǒng) 2D IC在“性能、功耗、面積”上的瓶頸。比如手機(jī) SoC 可將邏輯芯片、LPDDR 內(nèi)存、NAND 閃存垂直堆疊，體積縮小40%以上。

這一部分，給大家羅列一下，全球頂尖企業(yè)是如何超越摩爾的。

首先是臺(tái)積電，作為全球工藝制程走在前沿的晶圓廠，臺(tái)積電一邊繼續(xù)推動(dòng)先進(jìn)工藝的發(fā)展，一邊磨礪先進(jìn)封裝技術(shù)，其中于2011年推出第一代CoWoS（Chip-on-Wafer-on-Substrate）技術(shù)。

CoWoS是由CoW和oS 組合而來(lái)，先將芯片通過Chip on Wafer（CoW）的封裝制程連接至硅晶圓再把CoW 芯片與基板連接，整合成 CoWoS。核心是將不同的芯片堆疊在同一片硅中介層實(shí)現(xiàn)多顆芯片互聯(lián)。

CoWoS 技術(shù)經(jīng)歷了多個(gè)重要發(fā)展階段。2011 年的第一代，2014 年發(fā)展至第二代，2016年推出第三代技術(shù)，2019年第四代實(shí)現(xiàn)2X光罩尺寸中介層突破，這個(gè)巨大的中介層裝有一個(gè)大型邏輯芯片和6個(gè)HBM2。由于一個(gè)HBM2存儲(chǔ)的容量增加到8GB（64Gbit），所以總?cè)萘繛?8GB（384Gbit），是第三代容量的3倍。2021 年推出第五代技術(shù)，支持 3.3X光罩尺寸（約 2700mm2）。技術(shù)演進(jìn)的核心驅(qū)動(dòng)力是 AI 芯片對(duì)高帶寬內(nèi)存集成的需求，特別是 HBM（高帶寬內(nèi)存）的堆疊需求。-

2024 年，臺(tái)積電推出了革命性的封裝技術(shù)升級(jí)，采用 120mm×150mm 超大基板，實(shí)現(xiàn) 7,885mm2 的 9.5 倍光罩面積封裝，同時(shí)通過新型熱界面材料解決超高功耗散熱難題。這一技術(shù)躍進(jìn)標(biāo)志著 CoWoS 進(jìn)入“巨芯片”時(shí)代，為 AI 算力的進(jìn)一步提升提供了物理基礎(chǔ)。

英特爾的先進(jìn)封裝則叫EMIB（嵌入式多芯片互連橋接）與Foveros 。其中，EMIB為 2.D封裝，摒棄傳統(tǒng)大尺寸硅中介層，采用局部硅橋嵌入式設(shè)計(jì)：在有機(jī)基板的芯片間隙處嵌入小型硅橋，通過硅橋上的高密度銅線實(shí)現(xiàn)相鄰芯片的高速信號(hào)傳輸。硅橋與芯片間通過微凸塊鍵合，基板則承擔(dān)電源分配與散熱功能。

Foveros則為3D封裝，其核心架構(gòu)采用“基礎(chǔ)晶圓+堆疊芯?！痹O(shè)計(jì)，即基礎(chǔ)晶圓（通常為14nm I/O芯片）提供電源管理與外部接口，頂部堆疊邏輯芯粒（如 CPU、GPU），通過微凸塊或混合鍵合實(shí)現(xiàn)垂直互連。

三星則是以存儲(chǔ)為核心，構(gòu)建 “垂直堆疊 + 混合集成”的3D封裝技術(shù)體系。其中，3D V-NAND 堆疊技術(shù)通過電荷俘獲層實(shí)現(xiàn)超多層堆疊；HBM-PIM 封裝則是將高帶寬內(nèi)存（HBM）與處理芯粒通過混合鍵合集成，實(shí)現(xiàn)內(nèi)存內(nèi)計(jì)算；X-Cube 3D IC采用硅通孔（TSV）+ 微凸塊鍵合架構(gòu)，支持 8 層邏輯芯粒堆疊。

國(guó)內(nèi)的封裝大廠如長(zhǎng)電科技，采用XDFOI與3D SiP協(xié)同發(fā)展策略，前者是采用扇出型架構(gòu)替代傳統(tǒng)硅中介層，支持大尺寸封裝；后者系統(tǒng)級(jí)封裝則是高性能領(lǐng)域的高密度 3D SiP 支持6層芯粒堆疊。通富微電Chiplet 為核心的 3D 封裝技術(shù)體系，形成兩大核心平臺(tái)，分別為VISionS 先進(jìn)封裝平臺(tái)與3DMatrix 技術(shù)平臺(tái)，前者融合 2.5D/3D 集成與 MCM-Chiplet 技術(shù)，采用扇出型架構(gòu)與TSV硅通孔結(jié)合方案；后者集成 TSV、eSiFo（扇出封裝）與3D SiP 三大核心技術(shù)，通過硅通孔實(shí)現(xiàn)垂直互連。

誠(chéng)然，芯片的發(fā)展是整個(gè)產(chǎn)業(yè)鏈玩家共同推動(dòng)，上面所提及的所有技術(shù)和案例都是典型企業(yè)的做法，背后是設(shè)計(jì)公司、EDA/IP公司、封測(cè)廠、晶圓廠、設(shè)備材料、軟件公司等共同推動(dòng)的生態(tài)，缺一不可。

生態(tài)的重要性

本期話題是高算力+低功耗。一高一低的平衡中，我們?cè)侔胃咭粋€(gè)視野，看一看應(yīng)用端的視角。回歸芯片本質(zhì)，其作用就是推動(dòng)實(shí)際應(yīng)用發(fā)展，而終端應(yīng)用就是一個(gè)生態(tài)。

今年我們看見一個(gè)非常有意思的大模型產(chǎn)品——DeepSeek。DeepSeek 攻克了大模型訓(xùn)練的 “不可能三角”，其V3模型僅用557.6萬(wàn)美元便實(shí)現(xiàn)了與GPT-4 Turbo相當(dāng)?shù)男阅?，通過動(dòng)態(tài)調(diào)整神經(jīng)元激活范圍，將算力消耗降低至行業(yè)平均水平的1/10，打破了傳統(tǒng)大模型依賴海量數(shù)據(jù)與算力的研發(fā)路徑。

也就是說(shuō)，在芯片算力往上爬得費(fèi)勁的時(shí)候，軟件產(chǎn)品努力把所求降低，從而達(dá)到完美適配。

同時(shí)，DeepSeek也是全球首個(gè)全開源多模態(tài)模型體系，公開了模型權(quán)重、訓(xùn)練代碼、數(shù)據(jù)清洗流程和微調(diào)工具等，大家可以自行下載與部署模型，降低了 AI 技術(shù)的開發(fā)門檻，吸引了全球開發(fā)者參與。

另一個(gè)值得一提的就是英偉達(dá)的CUDA生態(tài)，CUDA 是英偉達(dá)的并行計(jì)算平臺(tái)和編程模型，2006年推出，英偉達(dá)的CUDA策略也能夠從宏觀角度來(lái)降低功耗拔高能力上線。自身的GPU硬件與CUDA緊密耦合，比如NVLink 高速互聯(lián)技術(shù)和Tensor Core等硬件特性通CUDA能得到充分利用。

縱觀整個(gè)芯片發(fā)展，算力和功耗是永恒的話題，哪怕是逼近物理極限，也要再進(jìn)一步。瘋狂的技術(shù)大拿們，為了讓電子世界更加科幻，也在日夜創(chuàng)造奇跡。