電子發(fā)燒友網(wǎng)綜合報道，日前，Kioxia鎧俠公司宣布開發(fā)出高性能晶體管技術(shù)，該技術(shù)將使得高密度、低功耗 3D DRAM 的實現(xiàn)成為可能。這項技術(shù)在 12月 10 日于美國舊金山舉行的電子器件會議(IEDM)上得到展示，并有望應(yīng)用于各種領(lǐng)域，包括人工智能服務(wù)器和物聯(lián)網(wǎng)組件。

在AI時代，市場對容量更大、功耗更低的DRAM 需求日益增長。傳統(tǒng)的DRAM技術(shù)正逐漸觸及內(nèi)存容量的物理極限，這促使研究人員尋求提供額外容量。傳統(tǒng)上將單晶硅用作晶體管通道材料的做法，不僅推高制造成本，還增加刷新內(nèi)存單元所需消耗的功率。

在去年的IEDM國際電子器件會議上，鎧俠宣布了氧化物半導體溝道晶體管動態(tài)隨機存取存儲器(OCTRM晶體管由氧化物半導體制成)的開發(fā)進展。在今年展示了高度集成的晶體管技術(shù)，該技術(shù)使得OCTRAM能夠?qū)崿F(xiàn)三維堆疊，從而驗證了八層堆疊的晶體管的運作情況。

這項新技術(shù)通過將成熟的硅氧化物和硅氮化物薄膜層疊起來，并用硅氮化物(inGaZnO)材料取代氮化硅區(qū)域，從而能夠同時形成垂直層和水平堆疊的晶體管。還引入了一種能夠調(diào)整垂直間距的技術(shù)。這些制造工藝和結(jié)構(gòu)有望應(yīng)用于存儲單元的堆疊。

此外，由于該器件在替換過程中展現(xiàn)出較低的漏電流特性(同時具有高導通電流>30 μA)以及超低的漏電流(<1 aA，10^-18 A)能力，預(yù)計其功率有望得以降低。此外，該公司已成功制造出了一款包含8層水平晶體管堆疊結(jié)構(gòu)，該結(jié)構(gòu)的晶體管均可正常運行。鎧俠將繼續(xù)開展此項技術(shù)的研究與開發(fā)，以實現(xiàn)其應(yīng)用。

另外，在閃存方面，Kioxia于今年8月展示了一款5TB超高速HBF原型產(chǎn)品。其實現(xiàn)方式與閃迪的HBF堆疊閃存不同，Kioxia開發(fā)的這款專為邊緣服務(wù)器設(shè)計的高速閃存驅(qū)動器原型，采用串聯(lián)連接的閃存"珠鏈"架構(gòu)，閃存珠鏈和控制器串聯(lián)連接到每個存儲板，而非總線連接方式，并使用PCIe 6總線接口。