探索DS90C241和DS90C124：5 - MHz至35 - MHz DC平衡24位FPD - Link II串行器和解串器

一、引言

在電子設(shè)計(jì)領(lǐng)域，數(shù)據(jù)的高效、可靠傳輸一直是工程師們關(guān)注的重點(diǎn)。DS90C241和DS90C124作為5 - MHz至35 - MHz DC平衡24位FPD - Link II串行器和解串器，為我們提供了一種優(yōu)秀的數(shù)據(jù)傳輸解決方案。本文將深入探討這兩款芯片的特性、應(yīng)用以及設(shè)計(jì)要點(diǎn)。

文件下載：ds90c124-q1.pdf

二、芯片特性

2.1 基本特性

• 寬頻率范圍：支持5 - MHz至35 - MHz的時(shí)鐘嵌入和DC平衡24:1和1:24數(shù)據(jù)傳輸，能夠適應(yīng)不同的應(yīng)用場(chǎng)景。
• 用戶自定義預(yù)加重：通過(guò)LVDS輸出上的外部電阻，用戶可以自定義預(yù)加重驅(qū)動(dòng)能力，有效提升信號(hào)在長(zhǎng)距離傳輸中的質(zhì)量。
• 長(zhǎng)距離驅(qū)動(dòng)能力：能夠驅(qū)動(dòng)長(zhǎng)達(dá)10米的屏蔽雙絞線電纜，滿足一些對(duì)傳輸距離有要求的應(yīng)用。
• 用戶可選時(shí)鐘沿：在發(fā)送器和接收器上，用戶可以選擇并行數(shù)據(jù)的時(shí)鐘沿，增加了設(shè)計(jì)的靈活性。

2.2 技術(shù)優(yōu)勢(shì)

• DC平衡編碼和解碼：內(nèi)部集成DC平衡編碼和解碼功能，支持AC耦合接口，無(wú)需外部編碼，簡(jiǎn)化了設(shè)計(jì)。
• 低功耗和低噪聲：采用LVDS信號(hào)傳輸，提供了低功耗和低噪聲的環(huán)境，確保數(shù)據(jù)在串行傳輸路徑上的可靠傳輸。
• 嵌入式時(shí)鐘恢復(fù)：接收器上的嵌入式時(shí)鐘CDR（時(shí)鐘和數(shù)據(jù)恢復(fù)）功能，無(wú)需外部參考時(shí)鐘源，降低了系統(tǒng)成本和復(fù)雜度。

三、應(yīng)用領(lǐng)域

3.1 汽車領(lǐng)域

• 中央信息顯示：用于汽車中央信息顯示屏，實(shí)現(xiàn)高清圖像和數(shù)據(jù)的傳輸。
• 儀表盤顯示：在汽車儀表盤顯示系統(tǒng)中，確保數(shù)據(jù)的準(zhǔn)確傳輸，為駕駛員提供清晰的信息。
• 抬頭顯示：支持汽車抬頭顯示系統(tǒng)，將重要信息直接投射到駕駛員的視野范圍內(nèi)。
• 基于遠(yuǎn)程攝像頭的駕駛員輔助系統(tǒng)：傳輸攝像頭采集的圖像數(shù)據(jù)，為駕駛員提供實(shí)時(shí)的輔助信息。

四、詳細(xì)描述

4.1 工作原理

DS90C241將24位并行總線轉(zhuǎn)換為包含嵌入式時(shí)鐘信息的完全透明的數(shù)據(jù)和控制LVDS串行流，DS90C124則將LVDS串行流轉(zhuǎn)換回24位并行數(shù)據(jù)。這種轉(zhuǎn)換消除了并行數(shù)據(jù)和時(shí)鐘路徑之間的偏斜問(wèn)題，簡(jiǎn)化了數(shù)據(jù)傳輸。

4.2 初始化和鎖定機(jī)制

在數(shù)據(jù)傳輸前，需要對(duì)DS90C241和DS90C124進(jìn)行初始化，即同步發(fā)送器和接收器的PLL。發(fā)送器鎖定輸入時(shí)鐘源后，接收器再與之同步。接收器能夠在不使用單獨(dú)參考時(shí)鐘源的情況下鎖定數(shù)據(jù)流，實(shí)現(xiàn)真正的自動(dòng)插拔和鎖定功能。

4.3 數(shù)據(jù)傳輸

數(shù)據(jù)通過(guò)TCLK輸入時(shí)鐘進(jìn)入發(fā)送器，TRFB引腳可選擇TCLK的邊沿來(lái)觸發(fā)數(shù)據(jù)。發(fā)送器輸出（DOUT±）驅(qū)動(dòng)點(diǎn)對(duì)點(diǎn)連接，傳輸包含24位數(shù)據(jù)和4位控制位的串行流。接收器鎖定輸入數(shù)據(jù)流后，驅(qū)動(dòng)LOCK引腳為高，并在輸出端提供有效數(shù)據(jù)和恢復(fù)的時(shí)鐘。

4.4 預(yù)加重功能

DS90C241的預(yù)加重功能可補(bǔ)償長(zhǎng)距離或有損傳輸介質(zhì)的影響。通過(guò)在PRE引腳連接外部電阻來(lái)設(shè)置預(yù)加重強(qiáng)度，增加數(shù)據(jù)轉(zhuǎn)換期間的動(dòng)態(tài)電流，提高信號(hào)的驅(qū)動(dòng)能力和傳輸距離。但需要注意的是，預(yù)加重的程度需要根據(jù)具體應(yīng)用的傳輸距離進(jìn)行調(diào)整，避免過(guò)度預(yù)加重導(dǎo)致的問(wèn)題。

4.5 AC耦合和端接

芯片支持通過(guò)集成的DC平衡編碼/解碼方案實(shí)現(xiàn)AC耦合互連。在LVDS信號(hào)路徑中插入外部AC耦合電容器，接收器輸入級(jí)設(shè)計(jì)為AC耦合，并提供內(nèi)置的AC偏置網(wǎng)絡(luò)。對(duì)于LVDS傳輸，推薦使用100 - nF的AC耦合電容器，并采用合適的端接方式，如100 - Ω的端接電阻。

五、應(yīng)用與設(shè)計(jì)

5.1 典型應(yīng)用

在典型應(yīng)用中，LVDS輸出使用100 - Ω端接和100 - nF耦合電容器，旁路電容器放置在電源引腳附近。系統(tǒng)通用輸出（GPO）控制發(fā)送器和接收器的電源控制引腳，TRFB和RRFB引腳可設(shè)置數(shù)據(jù)的觸發(fā)邊沿，VODSEL引腳可根據(jù)需要調(diào)整LVDS驅(qū)動(dòng)輸出電壓。

5.2 設(shè)計(jì)要求

• 電源設(shè)計(jì)：采用低噪聲電源，使用薄介質(zhì)的電源和接地層，搭配多種類型的旁路電容器，如RF陶瓷和鉭電解電容器，以降低電源噪聲。
• 布局設(shè)計(jì)：使用至少四層板，將LVCMOS信號(hào)與LVDS線路分開(kāi)，避免干擾。推薦使用緊密耦合的100 - Ω差分線進(jìn)行LVDS互連，減少輻射和噪聲。
• 端接設(shè)計(jì)：LVDS互連需要端接，將端接電阻盡可能靠近發(fā)送器和接收器的引腳，以匹配線路的差分阻抗。

5.3 噪聲裕量和傳輸介質(zhì)

• 噪聲裕量：接收器的噪聲裕量是衡量其容忍輸入抖動(dòng)的能力，受到發(fā)送器、傳輸介質(zhì)和接收器本身等多種因素的影響。
• 傳輸介質(zhì)：可使用PCB走線或雙絞線電纜進(jìn)行點(diǎn)對(duì)點(diǎn)配置，傳輸介質(zhì)兩端需要端接。

5.4 實(shí)時(shí)插入功能

芯片支持實(shí)時(shí)插拔應(yīng)用，接收器能夠在實(shí)時(shí)插入事件中自動(dòng)鎖定隨機(jī)數(shù)據(jù)流，實(shí)現(xiàn)熱插拔功能。

六、總結(jié)

DS90C241和DS90C124串行器和解串器以其豐富的特性、廣泛的應(yīng)用領(lǐng)域和優(yōu)秀的性能，為電子工程師在數(shù)據(jù)傳輸設(shè)計(jì)中提供了可靠的選擇。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的需求，合理選擇芯片的功能和參數(shù)，同時(shí)注重電源設(shè)計(jì)、布局設(shè)計(jì)和端接設(shè)計(jì)等方面，以確保系統(tǒng)的穩(wěn)定性和可靠性。希望本文能夠?yàn)閺V大電子工程師在使用這兩款芯片時(shí)提供一些有益的參考。你在使用這兩款芯片的過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。