探索DS90CR287/DS90CR288A：高性能LVDS芯片組的設(shè)計(jì)秘訣

在高速數(shù)據(jù)傳輸?shù)念I(lǐng)域中，如何高效、穩(wěn)定地傳輸數(shù)據(jù)一直是電子工程師們面臨的核心挑戰(zhàn)。德州儀器（TI）的DS90CR287/DS90CR288A芯片組，憑借其出色的性能和特性，成為了解決這些問(wèn)題的理想選擇。今天，我們就來(lái)深入探討一下這組芯片的奧秘。

文件下載：ds90cr288a.pdf

芯片組概述

DS90CR287是一個(gè)發(fā)射芯片，它能將28位的LVCMOS/LVTTL數(shù)據(jù)轉(zhuǎn)換為四個(gè)LVDS（低電壓差分信號(hào)）數(shù)據(jù)流。同時(shí)，一個(gè)鎖相的發(fā)射時(shí)鐘會(huì)通過(guò)第五條LVDS鏈路與數(shù)據(jù)流并行傳輸。每一個(gè)發(fā)射時(shí)鐘周期，28位的輸入數(shù)據(jù)都會(huì)被采樣并傳輸。而DS90CR288A則是對(duì)應(yīng)的接收芯片，它把四個(gè)LVDS數(shù)據(jù)流重新轉(zhuǎn)換回28位的LVCMOS/LVTTL數(shù)據(jù)。在85MHz的發(fā)射時(shí)鐘頻率下，每個(gè)LVDS數(shù)據(jù)通道的TTL數(shù)據(jù)傳輸速率可達(dá)595Mbps，數(shù)據(jù)吞吐量高達(dá)2.38Gbit/s（297.5Mbytes/sec）。

芯片特性

• 高速支持：支持20到85MHz的移位時(shí)鐘，能滿足不同應(yīng)用場(chǎng)景的高速數(shù)據(jù)傳輸需求。
• 低功耗設(shè)計(jì)：功耗較低，有助于降低系統(tǒng)整體能耗。
• 寬共模范圍：具有±1V的共模范圍（圍繞+1.2V），能有效抵抗共模干擾。
• 窄總線優(yōu)勢(shì)：窄總線設(shè)計(jì)減少了電纜尺寸和成本，提高了系統(tǒng)的集成度和經(jīng)濟(jì)性。
• 高數(shù)據(jù)吞吐量：最高可達(dá)2.38Gbps的吞吐量和297.5Mbytes/sec的帶寬，確保了數(shù)據(jù)的快速傳輸。
• 低EMI特性：采用345mV（典型值）擺幅的LVDS器件，降低了電磁干擾。
• PLL無(wú)外部組件：PLL無(wú)需外部組件，簡(jiǎn)化了設(shè)計(jì)復(fù)雜度。
• 上升沿?cái)?shù)據(jù)選通：采用上升沿?cái)?shù)據(jù)選通方式，提高了數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。

電氣特性分析

絕對(duì)最大額定值

芯片在使用時(shí)需要注意其絕對(duì)最大額定值，如電源電壓（VCC）范圍為 -0.3V 到 +4V，結(jié)溫最高為 +150°C 等。這些參數(shù)是保障芯片安全運(yùn)行的重要依據(jù)，超出這些范圍可能會(huì)對(duì)芯片造成損壞。

推薦工作條件

在實(shí)際設(shè)計(jì)中，應(yīng)遵循推薦的工作條件。例如，電源電壓（VCC）推薦為3.0 - 3.6V，典型值為3.3V；工作環(huán)境溫度范圍為 -10°C 到 +70°C。這些條件能確保芯片在最佳狀態(tài)下工作，發(fā)揮其性能優(yōu)勢(shì)。

直流特性

包括LVCMOS/LVTTL的輸入輸出電壓、LVDS驅(qū)動(dòng)器和接收器的相關(guān)參數(shù)等。例如，LVDS驅(qū)動(dòng)器的差分輸出電壓（VOD）典型值為250 - 290mV，偏移電壓（VOS）典型值為1.125 - 1.25V。這些參數(shù)對(duì)于理解芯片的信號(hào)傳輸特性至關(guān)重要。

開(kāi)關(guān)特性

發(fā)射端和接收端都有各自的開(kāi)關(guān)特性，如LVDS的高低電平轉(zhuǎn)換時(shí)間、時(shí)鐘輸入輸出延遲等。這些特性直接影響到數(shù)據(jù)傳輸?shù)臅r(shí)序和穩(wěn)定性，在設(shè)計(jì)中需要仔細(xì)考慮。

應(yīng)用設(shè)計(jì)要點(diǎn)

電源和接地設(shè)計(jì)

在電源設(shè)計(jì)方面，要將5V電源更換為3.3V，并為VCC、LVDS VCC和PLL VCC提供該電源。同時(shí)，建議在每個(gè)VCC和接地平面之間使用三個(gè)并聯(lián)的去耦電容（0.1μF、0.01μF和0.001μF），以減少開(kāi)關(guān)噪聲的影響。在接地設(shè)計(jì)上，要提供至少一個(gè)額外的導(dǎo)體（或線對(duì)）連接發(fā)射端和接收端的接地，為兩個(gè)設(shè)備提供低阻抗的共模返回路徑。

電纜選擇

電纜接口需要支持差分LVDS線對(duì)，28位的DS90CR287/288A芯片組需要五對(duì)線。理想的電纜/連接器接口應(yīng)具有恒定的100Ω差分阻抗，并且電纜偏斜應(yīng)保持在140ps以下（@85MHz時(shí)鐘速率）。常見(jiàn)的電纜類型包括扁平帶狀電纜、柔性電纜、雙絞線和雙同軸電纜等。不同類型的電纜適用于不同的應(yīng)用場(chǎng)景，如扁平帶狀電纜、柔性電纜和雙絞線適用于短距離點(diǎn)對(duì)點(diǎn)應(yīng)用，而雙同軸電纜則適用于短距離和長(zhǎng)距離應(yīng)用。

板級(jí)布局

為了充分發(fā)揮LVDS的抗噪聲和抗EMI優(yōu)勢(shì)，要注意差分線的布局。差分對(duì)的線路應(yīng)始終相鄰，以消除其他信號(hào)的噪聲干擾，并充分利用差分信號(hào)的噪聲抵消特性。同時(shí)，要盡量保持差分對(duì)信號(hào)走線的長(zhǎng)度相等，減少阻抗不連續(xù)性（如減少過(guò)孔數(shù)量和避免走線出現(xiàn)90度角）。

終端電阻

芯片組通常需要在接收器輸入的每個(gè)差分對(duì)的真線和補(bǔ)線之間使用一個(gè)100Ω的終端電阻，以匹配電纜的差分模式特性阻抗。建議使用表面貼裝電阻，并將其盡可能靠近接收器輸入引腳，以減少短線并有效終止差分線。

去耦電容

為了減少開(kāi)關(guān)噪聲對(duì)性能的影響，建議在每個(gè)VCC和接地平面之間使用三個(gè)并聯(lián)的去耦電容（多層陶瓷表面貼裝形式），電容值分別為0.1μF、0.01μF和0.001μF。

時(shí)鐘和信號(hào)處理

時(shí)鐘抖動(dòng)

芯片組采用PLL來(lái)生成和恢復(fù)通過(guò)LVDS接口傳輸?shù)臅r(shí)鐘。差分偏斜、互連偏斜和時(shí)鐘抖動(dòng)都會(huì)減少采樣LVDS串行數(shù)據(jù)流的可用窗口。因此，要確保發(fā)射端的時(shí)鐘輸入是干凈的低噪聲信號(hào)，并對(duì)每個(gè)VCC進(jìn)行單獨(dú)的旁路接地，以減少傳遞到PLL的噪聲。

輸入時(shí)鐘

在設(shè)備啟用時(shí)，發(fā)射端輸入時(shí)鐘必須始終存在。如果時(shí)鐘停止，應(yīng)使用PWR DOWN引腳禁用PLL，并在時(shí)鐘重新應(yīng)用后再啟用設(shè)備，以確保設(shè)備正確復(fù)位和PLL鎖定。

共模與差模噪聲裕量

LVDS的典型信號(hào)擺幅為300mV，中心為+1.2V，接收器支持100mV的閾值，提供約200mV的差分噪聲裕量。同時(shí)，LVDS支持從地到+2.4V的輸入電壓范圍，允許由于地電位差和共模噪聲導(dǎo)致中心點(diǎn)±1.0V的偏移，提供了較好的共模保護(hù)。

總結(jié)

DS90CR287/DS90CR288A芯片組為高速數(shù)據(jù)傳輸應(yīng)用提供了一種高性能、低功耗、低EMI的解決方案。在設(shè)計(jì)過(guò)程中，我們需要充分考慮芯片的電氣特性、應(yīng)用設(shè)計(jì)要點(diǎn)以及時(shí)鐘和信號(hào)處理等方面的因素，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用這組芯片時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。