深度解析DS90CR217：高速數(shù)據(jù)傳輸?shù)睦硐胫x

在當今的電子設備設計中，高速數(shù)據(jù)傳輸一直是一個關鍵的挑戰(zhàn)。如何在保證數(shù)據(jù)傳輸速率的同時，降低電磁干擾（EMI）和成本，成為電子工程師們需要解決的重要問題。今天，我們就來深入探討一款由德州儀器（Texas Instruments）推出的高性能數(shù)據(jù)傳輸芯片——DS90CR217。

文件下載：ds90cr217.pdf

產(chǎn)品概述

DS90CR217是一款采用+3.3V電源供電的上升沿數(shù)據(jù)選通LVDS（低電壓差分信號）21位通道鏈路發(fā)射器，支持20至85MHz的移位時鐘。它能夠?qū)?1位的CMOS/TTL數(shù)據(jù)轉換為三個LVDS數(shù)據(jù)流，并通過第四個LVDS鏈路與數(shù)據(jù)流并行傳輸一個鎖相的發(fā)送時鐘。在85MHz的發(fā)送時鐘頻率下，每個LVDS數(shù)據(jù)通道能夠以595Mbps的速率傳輸21位的TTL數(shù)據(jù)，數(shù)據(jù)吞吐量高達1.785Gbit/s（223Mbytes/sec）。

產(chǎn)品特性

高速傳輸能力

支持20 - 85MHz的移位時鐘，最高數(shù)據(jù)吞吐量可達1.785Gbps，帶寬高達223Mbytes/sec，能夠滿足大多數(shù)高速數(shù)據(jù)傳輸應用的需求。

低EMI和低功耗

采用345mV（典型值）擺幅的LVDS器件，有效降低了電磁干擾；同時，具有低功耗的特點，減少了系統(tǒng)的功耗需求。

優(yōu)秀的電氣性能

具有50%的占空比接收器輸出時鐘、同類最佳的發(fā)送器輸入建立和保持時間，以及±1V的共模范圍（圍繞+1.2V），保證了數(shù)據(jù)傳輸?shù)姆€(wěn)定性和可靠性。

簡化設計

PLL無需外部組件，窄總線設計減少了電纜尺寸和成本，并且兼容TIA/EIA - 644 LVDS標準，方便與其他設備集成。

技術參數(shù)

絕對最大額定值

• 電源電壓（Vcc）：-0.3V至+4V
• CMOS/TTL輸入電壓：-0.5V至（Vcc + 0.3V）
• 結溫：+150°C
• 儲存溫度范圍：-65°C至+150°C

推薦工作條件

• 電源電壓（Vcc）：3.0 - 3.6V，典型值為3.3V
• 工作環(huán)境溫度（TA）：-10°C至+70°C
• 接收器輸入范圍：0 - 2.4V
• 電源噪聲電壓（Vcc）：≤100mVpp

電氣特性

涵蓋了CMOS/TTL直流規(guī)格、LVDS驅(qū)動器直流規(guī)格、發(fā)送器電源電流以及發(fā)送器開關特性等多個方面的參數(shù)，為工程師在設計電路時提供了詳細的參考。

應用指南

引腳描述

DS90CR217共有多個引腳，包括TTL電平輸入引腳（TxIN）、LVDS差分數(shù)據(jù)輸出引腳（TxOUT+、TxOUT-）、TTL電平時鐘輸入引腳（TxCLK IN）、LVDS差分時鐘輸出引腳（TxCLK OUT+、TxCLK OUT-）以及電源和地引腳等。每個引腳都有其特定的功能和作用，工程師在設計電路時需要根據(jù)實際需求進行合理連接。

電纜選擇

在數(shù)據(jù)傳輸過程中，電纜的選擇至關重要。建議使用能夠支持差分LVDS對的電纜，理想情況下，電纜/連接器接口應具有恒定的100Ω差分阻抗。同時，為了保證在接收器處有足夠的數(shù)據(jù)采樣窗口，電纜偏移應保持在90ps以下（時鐘速率為85MHz時）。常用的電纜類型包括扁平帶狀電纜、柔性電纜、雙絞線和雙同軸電纜等，其中雙同軸電纜在高速和長距離傳輸中表現(xiàn)最佳。

電路板布局

為了充分發(fā)揮LVDS的降噪和抗EMI優(yōu)勢，在電路板布局時需要注意以下幾點：

• 差分線應相鄰布線，以消除其他信號的干擾，并充分利用差分信號的噪聲抵消特性。
• 盡量保持差分信號走線長度相等，減少阻抗不連續(xù)性。
• 避免在信號線上出現(xiàn)過多的過孔和90度拐角，減少反射和串擾。
• 確保差分走線阻抗與所選物理介質(zhì)的差分阻抗匹配，并與接收器輸入處的終端電阻值一致。
• CHANNEL LINK TxOUT引腳應盡量靠近電路板邊緣，減少PCB走線長度。

端接和去耦

• 端接：在接收器輸入處需要跨接一個100Ω的終端電阻，以匹配電纜的差分模式特性阻抗。建議使用表面貼裝電阻，并將其盡可能靠近接收器輸入引腳，以減少短截線和有效終止差分線。
• 去耦：為了減少開關噪聲對性能的影響，建議在每個VCC和接地平面之間并聯(lián)三個去耦電容（多層陶瓷類型，表面貼裝形式），電容值分別為0.1μF、0.01μF和0.001μF。

時鐘抖動和電源管理

• 時鐘抖動：DS90CR217使用PLL生成和恢復通過LVDS接口傳輸?shù)臅r鐘。為了確保LVDS時鐘的低抖動，需要保證輸入到發(fā)送器的時鐘信號干凈、低噪聲，并對每個VCC進行單獨的旁路接地。
• 電源管理：在設備啟用時，發(fā)送器輸入時鐘必須始終存在；如果時鐘停止，需要使用PWR DWN引腳禁用PLL。同時，要注意電源的順序和斷電模式，以確保設備的正常運行。

總結

DS90CR217以其高速傳輸能力、低EMI、低功耗和優(yōu)秀的電氣性能，成為解決高速數(shù)據(jù)傳輸問題的理想之選。在實際應用中，只要我們根據(jù)其技術參數(shù)和應用指南進行合理的設計和布局，就能夠充分發(fā)揮其優(yōu)勢，實現(xiàn)高效、穩(wěn)定的數(shù)據(jù)傳輸。作為電子工程師，你在使用類似芯片時遇到過哪些問題呢？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。