UCC2154x：強(qiáng)化隔離雙通道柵極驅(qū)動(dòng)器的深度剖析

在電子工程師的日常設(shè)計(jì)工作中，柵極驅(qū)動(dòng)器是一個(gè)關(guān)鍵組件，它直接影響著功率晶體管的開關(guān)速度和功耗。今天我們要深入探討的是德州儀器（TI）的UCC2154x系列強(qiáng)化隔離雙通道柵極驅(qū)動(dòng)器，它在性能和功能上都有出色的表現(xiàn)，能滿足多種應(yīng)用場(chǎng)景的需求。

文件下載：ucc21540.pdf

一、UCC2154x的主要特性

1.1 封裝選項(xiàng)豐富

UCC2154x提供了多種寬體封裝選項(xiàng)，其中DW SOIC - 16封裝與UCC21520引腳兼容，方便工程師進(jìn)行替換設(shè)計(jì)。而DWK SOIC - 14封裝則具有3.3mm的通道間間距，這一設(shè)計(jì)有助于提高總線電壓，適用于對(duì)電壓要求較高的應(yīng)用場(chǎng)景。

1.2 強(qiáng)大的輸出能力

該系列驅(qū)動(dòng)器具有高達(dá)4A的峰值源電流和6A的峰值灌電流輸出，能夠?yàn)楣β?a href="http://m.makelele.cn/tags/mosfet/" target="_blank">MOSFET、IGBT和GaN晶體管提供充足的驅(qū)動(dòng)電流。同時(shí)，其輸出驅(qū)動(dòng)電源最高可達(dá)18V，并且提供5V和8V的VDD欠壓鎖定（UVLO）選項(xiàng)，增強(qiáng)了系統(tǒng)的穩(wěn)定性和可靠性。

1.3 優(yōu)秀的抗干擾能力

UCC2154x的共模瞬態(tài)抗擾度（CMTI）大于125V/ns，能夠有效抵抗高速瞬態(tài)干擾，確保在復(fù)雜電磁環(huán)境下的穩(wěn)定工作。

1.4 快速的開關(guān)特性

典型傳播延遲僅為33ns，最大脈沖寬度失真為6ns，最大VDD上電延遲為10μs，這些快速的開關(guān)特性有助于減少開關(guān)損耗，提高系統(tǒng)效率。

1.5 可編程死區(qū)時(shí)間

通過電阻可編程死區(qū)時(shí)間，工程師可以根據(jù)具體應(yīng)用需求靈活調(diào)整死區(qū)時(shí)間，避免上下橋臂同時(shí)導(dǎo)通，提高系統(tǒng)的安全性。

1.6 兼容多種輸入信號(hào)

驅(qū)動(dòng)器的輸入與TTL和CMOS兼容，方便與各種數(shù)字和模擬控制器接口。

1.7 安全認(rèn)證

UCC2154x計(jì)劃獲得多項(xiàng)安全相關(guān)認(rèn)證，如符合DIN EN IEC 60747 - 17（VDE 0884 - 17）的8000V_PK強(qiáng)化隔離、符合UL 1577的5700V_RMS一分鐘隔離以及符合GB4943.1 - 2022的CQC認(rèn)證，為系統(tǒng)的安全性提供了有力保障。

二、應(yīng)用場(chǎng)景廣泛

UCC2154x的靈活性使其適用于多種應(yīng)用場(chǎng)景，包括隔離式AC - DC和DC - DC電源、服務(wù)器、電信、IT和工業(yè)基礎(chǔ)設(shè)施、電機(jī)驅(qū)動(dòng)器和太陽能逆變器以及工業(yè)運(yùn)輸?shù)阮I(lǐng)域。在這些應(yīng)用中，UCC2154x能夠有效地結(jié)合隔離和緩沖驅(qū)動(dòng)功能，幫助工程師構(gòu)建更小、更強(qiáng)大的設(shè)計(jì)，縮短產(chǎn)品上市時(shí)間。

三、詳細(xì)功能解析

3.1 欠壓鎖定（UVLO）保護(hù)

UCC2154x在輸入和輸出電源上都具有內(nèi)部欠壓鎖定（UVLO）保護(hù)功能。當(dāng)VDD偏置電壓低于啟動(dòng)時(shí)的VVDD_ON或啟動(dòng)后低于VVDD_OFF時(shí)，VDD UVLO功能會(huì)將通道輸出拉低，無論輸入引腳狀態(tài)如何。同時(shí)，輸入的UVLO保護(hù)確保只有當(dāng)供應(yīng)電壓VCCI超過啟動(dòng)時(shí)的VCCI_ON，輸入才能影響輸出；當(dāng)VCCI在啟動(dòng)后下降到VCCI_OFF以下時(shí)，輸出將被拉低且無法響應(yīng)輸入。這種UVLO保護(hù)具有滯后特性，能夠防止電源接地噪聲引起的抖動(dòng)，保證系統(tǒng)的穩(wěn)定運(yùn)行。

3.2 輸入輸出邏輯

驅(qū)動(dòng)器的輸入輸出邏輯清晰，通過INA、INB和DIS引腳可以靈活控制輸出狀態(tài)。在使用死區(qū)時(shí)間功能時(shí)，輸出轉(zhuǎn)換會(huì)在死區(qū)時(shí)間到期后發(fā)生。同時(shí)，為了提高抗干擾能力，建議在不使用某些引腳時(shí)將其連接到地或VCCI。

3.3 輸入級(jí)

輸入引腳采用與TTL和CMOS兼容的輸入閾值邏輯，與輸出通道的VDD電源電壓完全隔離。輸入引腳具有典型的高閾值（VINAH）為1.8V和低閾值為1V，且受溫度影響較小，寬滯后（VINA_HYS）為0.8V，具有良好的抗干擾能力和穩(wěn)定的操作性能。如果輸入引腳懸空，內(nèi)部下拉電阻會(huì)將其拉低。

3.4 輸出級(jí)

輸出級(jí)采用獨(dú)特的上拉和下拉結(jié)構(gòu)。上拉結(jié)構(gòu)由P溝道MOSFET和額外的N溝道MOSFET并聯(lián)組成，在輸出從低到高轉(zhuǎn)換的瞬間，N溝道MOSFET會(huì)短暫導(dǎo)通，提供更高的峰值源電流，實(shí)現(xiàn)快速開啟。下拉結(jié)構(gòu)由N溝道MOSFET組成，輸出電壓在VDD和VSS之間擺動(dòng)，實(shí)現(xiàn)軌到軌操作。在設(shè)計(jì)時(shí)，需要特別注意最小脈沖寬度，以確保系統(tǒng)的可靠運(yùn)行。

3.5 可編程死區(qū)時(shí)間（DT）

UCC21540/A和UCC21541允許用戶通過兩種方式調(diào)整死區(qū)時(shí)間。一是將DT引腳連接到VCCI，此時(shí)輸出與輸入完全匹配，無最小死區(qū)時(shí)間限制；二是在DT引腳和地之間連接一個(gè)編程電阻RDT，根據(jù)公式tDT ≈ 10 × RDT（tDT為編程死區(qū)時(shí)間，單位為納秒；RDT為電阻值，單位為千歐）來調(diào)整死區(qū)時(shí)間。同時(shí)，建議在DT引腳附近使用一個(gè)≤1nF的陶瓷電容進(jìn)行旁路，以提高抗干擾能力。

四、應(yīng)用設(shè)計(jì)要點(diǎn)

4.1 典型應(yīng)用電路

UCC2154x可以驅(qū)動(dòng)典型的半橋配置，適用于多種流行的功率轉(zhuǎn)換器拓?fù)?，如同步降壓、同步升壓、半?全橋隔離拓?fù)浜腿?a target="_blank">電機(jī)驅(qū)動(dòng)應(yīng)用。在設(shè)計(jì)時(shí)，需要注意各個(gè)組件的選擇和參數(shù)設(shè)置。

4.2 組件選擇

4.2.1 輸入濾波器

為了過濾非理想布局或長(zhǎng)PCB走線引入的振鈴，建議使用一個(gè)小的輸入RIN - CIN濾波器。RIN的取值范圍為0Ω到100Ω，CIN的取值范圍為10pF到100pF。在選擇這些組件時(shí)，需要權(quán)衡良好的抗干擾能力和傳播延遲之間的關(guān)系。

4.2.2 死區(qū)時(shí)間電阻和電容

根據(jù)公式選擇合適的RDT電阻來設(shè)置死區(qū)時(shí)間，并在DT引腳附近并聯(lián)一個(gè)≤1nF的電容以提高抗干擾能力。

4.2.3 外部自舉二極管和串聯(lián)電阻

自舉電容通過外部自舉二極管在每個(gè)周期當(dāng)?shù)蛡?cè)晶體管導(dǎo)通時(shí)由VDD充電。選擇高電壓、快速恢復(fù)二極管或SiC肖特基二極管，以減少反向恢復(fù)引入的損耗和相關(guān)接地噪聲反彈。同時(shí)，使用自舉電阻RBOOT來限制涌入電流和電壓上升斜率，其推薦值在1Ω到20Ω之間。

4.2.4 柵極驅(qū)動(dòng)器輸出電阻

外部柵極驅(qū)動(dòng)器電阻RON和ROFF用于限制振鈴、微調(diào)柵極驅(qū)動(dòng)強(qiáng)度、減少電磁干擾。需要根據(jù)公式計(jì)算峰值源電流和灌電流，并注意PCB布局和負(fù)載電容對(duì)峰值電流的影響。

4.2.5 柵源電阻

建議使用一個(gè)柵源電阻RGS將柵極電壓下拉到源極電壓，以減輕米勒電流引起的dv/dt導(dǎo)通風(fēng)險(xiǎn)，其阻值通常在5.1kΩ到20kΩ之間。

4.2.6 柵極驅(qū)動(dòng)器功率損耗估算

柵極驅(qū)動(dòng)器子系統(tǒng)的總損耗PG包括UCC2154x的功率損耗PGD和外圍電路的功率損耗。PGD可以通過計(jì)算靜態(tài)功率損耗PGDQ和開關(guān)操作損耗PGDO來估算。

4.2.7 結(jié)溫估算

可以使用公式TJ = TC + ΨJT × PGD（TJ為結(jié)溫，TC為UCC2154x的外殼頂部溫度，ΨJT為結(jié)到頂部的表征參數(shù)）來估算結(jié)溫，使用ΨJT可以大大提高結(jié)溫估算的準(zhǔn)確性。

4.2.8 電容選擇

對(duì)于VCCI、VDDA和VDDB，建議選擇低ESR和低ESL的表面貼裝多層陶瓷電容（MLCC），并注意DC偏置對(duì)MLCC實(shí)際電容值的影響。

4.3 輸出級(jí)負(fù)偏置應(yīng)用電路

在非理想PCB布局和長(zhǎng)封裝引腳引入寄生電感的情況下，功率晶體管的柵源驅(qū)動(dòng)電壓可能會(huì)出現(xiàn)振鈴。為了避免這種振鈴超過閾值電壓導(dǎo)致意外導(dǎo)通甚至直通，可以在柵極驅(qū)動(dòng)上施加負(fù)偏置。文中介紹了三種實(shí)現(xiàn)負(fù)柵極驅(qū)動(dòng)偏置的方法，分別是使用齊納二極管在隔離電源輸出級(jí)實(shí)現(xiàn)負(fù)偏置、使用兩個(gè)電源實(shí)現(xiàn)正負(fù)驅(qū)動(dòng)電壓以及在柵極驅(qū)動(dòng)回路中使用齊納二極管實(shí)現(xiàn)負(fù)偏置，每種方法都有其優(yōu)缺點(diǎn)，工程師可以根據(jù)具體應(yīng)用需求進(jìn)行選擇。

五、布局指南

5.1 組件放置

在PCB布局時(shí)，低ESR和低ESL的電容必須靠近器件連接在VCCI和GND引腳之間以及VDD和VSS引腳之間，以支持外部功率晶體管開啟時(shí)的高峰值電流。同時(shí)，要盡量減小橋接配置中開關(guān)節(jié)點(diǎn)VSSA（HS）引腳的大負(fù)瞬變，需要最小化頂部晶體管源極和底部晶體管源極之間的寄生電感。

5.2 接地考慮

要將對(duì)晶體管柵極進(jìn)行充放電的高峰值電流限制在最小的物理環(huán)路面積內(nèi)，以降低環(huán)路電感，減少晶體管柵極端子上的噪聲。柵極驅(qū)動(dòng)器應(yīng)盡可能靠近晶體管放置。同時(shí)，要注意包含自舉電容、自舉二極管、局部VSSB參考旁路電容和低側(cè)晶體管體/反并聯(lián)二極管的高電流路徑，盡量減小該環(huán)路的長(zhǎng)度和面積。

5.3 高壓考慮

為了確保初級(jí)和次級(jí)側(cè)之間的隔離性能，避免在驅(qū)動(dòng)器器件下方放置任何PCB走線或銅箔，建議使用PCB切口來防止可能影響隔離性能的污染。在半橋或高側(cè)/低側(cè)配置中，要最大化高低側(cè)PCB走線之間的間隙距離。

5.4 熱考慮

如果驅(qū)動(dòng)電壓高、負(fù)載重或開關(guān)頻率高，UCC2154x可能會(huì)消耗大量功率。通過適當(dāng)?shù)腜CB布局，可以幫助將熱量從器件散發(fā)到PCB上，最小化結(jié)到板的熱阻抗。建議增加連接到VDDA、VDDB、VSSA和VSSB引腳的PCB銅面積，優(yōu)先最大化與VSSA和VSSB的連接。如果系統(tǒng)有多層，還建議通過多個(gè)適當(dāng)尺寸的過孔將VDDA、VDDB、VSSA和VSSB引腳連接到內(nèi)部接地或電源平面。

六、總結(jié)

UCC2154x系列強(qiáng)化隔離雙通道柵極驅(qū)動(dòng)器以其豐富的特性、廣泛的應(yīng)用場(chǎng)景和完善的保護(hù)功能，為電子工程師提供了一個(gè)優(yōu)秀的設(shè)計(jì)選擇。在實(shí)際設(shè)計(jì)過程中，工程師需要根據(jù)具體應(yīng)用需求，合理選擇組件、優(yōu)化布局，以充分發(fā)揮UCC2154x的性能優(yōu)勢(shì)，設(shè)計(jì)出高效、穩(wěn)定、可靠的電子系統(tǒng)。希望本文對(duì)大家在使用UCC2154x進(jìn)行設(shè)計(jì)時(shí)有所幫助。

以上就是關(guān)于UCC2154x柵極驅(qū)動(dòng)器的詳細(xì)介紹，你在使用過程中遇到過哪些問題或者有什么獨(dú)特的設(shè)計(jì)經(jīng)驗(yàn)?zāi)兀繗g迎在評(píng)論區(qū)分享。