UCC2154x：隔離式雙通道柵極驅(qū)動(dòng)器的卓越之選

在電子設(shè)計(jì)領(lǐng)域，柵極驅(qū)動(dòng)器是驅(qū)動(dòng)功率晶體管的關(guān)鍵組件，對(duì)于提高開關(guān)速度、降低開關(guān)損耗起著至關(guān)重要的作用。德州儀器（TI）推出的 UCC2154x 系列隔離式雙通道柵極驅(qū)動(dòng)器，憑借其豐富的特性和出色的性能，成為了眾多應(yīng)用場(chǎng)景中的理想選擇。今天，我們就來(lái)深入了解一下 UCC2154x 系列柵極驅(qū)動(dòng)器。

文件下載：ucc21542.pdf

一、UCC2154x 簡(jiǎn)介

UCC2154x 是一系列隔離式雙通道柵極驅(qū)動(dòng)器，旨在提供高達(dá) 4A/6A 的峰值源/灌電流，可用于驅(qū)動(dòng)功率 MOSFET、IGBT 和 GaN 晶體管。該系列產(chǎn)品具有多種寬體封裝選項(xiàng)，如 DW SOIC - 16 和 DWK SOIC - 14，其中 DWK 封裝還提供 3.3mm 的最小通道間間距，有助于實(shí)現(xiàn)更高的總線電壓。

1.1 主要特性

• 寬體封裝選擇：提供 DW SOIC - 16 和 DWK SOIC - 14 兩種封裝，滿足不同應(yīng)用需求。
• 高輸出電流：高達(dá) 4A 峰值源電流和 6A 峰值灌電流，能夠?yàn)楣β示w管提供強(qiáng)大的驅(qū)動(dòng)能力。
• 寬輸出電源電壓范圍：輸出驅(qū)動(dòng)電源 VDD 最高可達(dá) 18V，同時(shí)提供 5V 和 8V VDD UVLO 選項(xiàng)。
• 高共模瞬態(tài)抗擾度（CMTI）：CMTI 大于 125V/ns，能夠有效抵抗共模干擾，確保在復(fù)雜電磁環(huán)境下的穩(wěn)定工作。
• 快速開關(guān)參數(shù)：典型傳播延遲 33ns，最大脈沖寬度失真 6ns，最大 VDD 上電延遲 10μs，能夠?qū)崿F(xiàn)快速而準(zhǔn)確的開關(guān)控制。
• 可編程死區(qū)時(shí)間：通過(guò)電阻可編程死區(qū)時(shí)間，可有效防止半橋應(yīng)用中的直通現(xiàn)象。
• 兼容多種輸入：TTL 和 CMOS 兼容輸入，方便與各種數(shù)字和模擬功率控制器接口。
• 安全認(rèn)證：計(jì)劃獲得多項(xiàng)安全相關(guān)認(rèn)證，如 DIN EN IEC 60747 - 17（VDE 0884 - 17）的 8000 VPK 加強(qiáng)隔離、UL 1577 的 5700 VRMS 1 分鐘隔離以及 GB4943.1 - 2022 的 CQC 認(rèn)證。

1.2 產(chǎn)品選型

UCC2154x 系列包括 UCC21540、UCC21540A、UCC21541 和 UCC21542 等不同型號(hào)，其主要區(qū)別在于 UVLO 電壓、峰值電流和死區(qū)時(shí)間功能等方面。具體選型可參考以下表格：

二、UCC2154x 的詳細(xì)特性

2.1 欠壓鎖定（UVLO）保護(hù)

UCC2154x 在 VDD 和 VCCI 電源上均具有內(nèi)部欠壓鎖定（UVLO）保護(hù)功能。當(dāng) VDD 偏置電壓低于啟動(dòng)時(shí)的 VVDD_ON 或啟動(dòng)后的 VVDD_OFF 時(shí)，VDD UVLO 功能會(huì)將通道輸出拉低，無(wú)論輸入引腳狀態(tài)如何。同樣，當(dāng) VCCI 電源電壓在啟動(dòng)時(shí)低于 VCCI_ON 或啟動(dòng)后低于 VCCI_OFF 時(shí)，輸入無(wú)法影響輸出，輸出將被拉低。UVLO 保護(hù)還具有遲滯特性，可防止因電源地噪聲引起的抖動(dòng)，確保設(shè)備在電源電壓波動(dòng)時(shí)的穩(wěn)定工作。

2.2 輸入和輸出邏輯

UCC2154x 的輸入引腳（INA、INB 和 DIS）基于 TTL 和 CMOS 兼容的輸入閾值邏輯，與輸出通道的 VDD 電源電壓完全隔離。輸入引腳易于由邏輯電平控制信號(hào)驅(qū)動(dòng)，具有典型的高閾值（VINAH）為 1.8V 和低閾值為 1V，且受溫度影響較小。寬滯后（VINA_HYS）為 0.8V，提供了良好的抗噪聲能力和穩(wěn)定的操作。如果任何輸入引腳懸空，內(nèi)部下拉電阻會(huì)將其拉低。

輸出級(jí)采用獨(dú)特的上拉和下拉結(jié)構(gòu)。上拉結(jié)構(gòu)由一個(gè) P 溝道 MOSFET 和一個(gè)額外的 N 溝道 MOSFET 并聯(lián)組成，在功率開關(guān)開啟過(guò)渡的米勒平臺(tái)區(qū)域，能夠提供更高的峰值源電流，實(shí)現(xiàn)快速開啟。下拉結(jié)構(gòu)由一個(gè) N 溝道 MOSFET 組成，輸出電壓在 VDD 和 VSS 之間擺動(dòng)，實(shí)現(xiàn)軌到軌操作。

2.3 可編程死區(qū)時(shí)間

UCC21540/A 和 UCC21541 允許用戶通過(guò)兩種方式調(diào)整死區(qū)時(shí)間：

• DT 引腳連接到 VCCI：輸出完全匹配輸入，不強(qiáng)制設(shè)置最小死區(qū)時(shí)間，允許輸出重疊。為提高抗噪聲能力，建議將該引腳直接連接到 VCCI。
• 在 DT 引腳和 GND 之間連接編程電阻：通過(guò)在 DT 引腳和 GND 之間放置電阻 RDT 來(lái)編程死區(qū)時(shí)間 tDT，計(jì)算公式為 tDT ≈ 10 × RDT （tDT 單位為納秒，RDT 單位為千歐）。為提高抗噪聲能力，建議在 DT 引腳附近并聯(lián)一個(gè) ≤1nF 的陶瓷電容器。

可編程死區(qū)時(shí)間功能可有效防止半橋應(yīng)用中的直通現(xiàn)象，確保系統(tǒng)的安全可靠運(yùn)行。

2.4 禁用引腳功能

當(dāng) DIS 引腳置高時(shí)，兩個(gè)輸出將同時(shí)關(guān)閉；當(dāng) DIS 引腳置低時(shí)，UCC2154x 正常運(yùn)行。在與遠(yuǎn)距離微控制器連接時(shí)，建議在 DIS 引腳附近使用一個(gè) ≈1 - nF 的低 ESR/ESL 電容器進(jìn)行旁路。為提高抗噪聲能力，若不使用 DIS 引腳，建議將其連接到 GND。

三、應(yīng)用與設(shè)計(jì)

3.1 應(yīng)用場(chǎng)景

UCC2154x 具有靈活的通用性，可作為 MOSFET、IGBT 或 GaN 晶體管的低側(cè)、高側(cè)、高側(cè)/低側(cè)或半橋驅(qū)動(dòng)器，適用于多種應(yīng)用場(chǎng)景，包括隔離式 AC - DC 和 DC - DC 電源、服務(wù)器、電信、IT 和工業(yè)基礎(chǔ)設(shè)施、電機(jī)驅(qū)動(dòng)和太陽(yáng)能逆變器以及工業(yè)運(yùn)輸?shù)阮I(lǐng)域。

3.2 典型應(yīng)用設(shè)計(jì)

以 UCC2154x 驅(qū)動(dòng) 650 - V MOSFETs 的高低側(cè)配置為例，下面介紹詳細(xì)的設(shè)計(jì)步驟：

3.2.1 設(shè)計(jì) INA/INB 輸入濾波器

為濾除不理想布局或長(zhǎng) PCB 走線引入的振鈴，可使用一個(gè)小的輸入 RIN - CIN 濾波器。建議 RIN 在 0 Ω 到 100 Ω 之間，CIN 在 10 pF 到 100 pF 之間。例如，選擇 RIN = 51 Ω 和 CIN = 33 pF，截止頻率約為 100 MHz。在選擇這些組件時(shí)，需注意良好的抗噪聲能力和傳播延遲之間的權(quán)衡。

3.2.2 選擇死區(qū)時(shí)間電阻和電容器

根據(jù)死區(qū)時(shí)間計(jì)算公式 tDT ≈ 10 × RDT，選擇 20 - kΩ 的電阻將死區(qū)時(shí)間設(shè)置為 200 ns。在 DT 引腳附近并聯(lián)一個(gè) ≤1nF 的電容器，以提高抗噪聲能力。

3.2.3 選擇外部自舉二極管及其串聯(lián)電阻

自舉電容器在低側(cè)晶體管導(dǎo)通時(shí)，通過(guò)外部自舉二極管由 VDD 充電。為減少反向恢復(fù)損耗和相關(guān)接地噪聲反彈，建議選擇高壓、快速恢復(fù)二極管或具有低正向壓降和低結(jié)電容的 SiC 肖特基二極管。例如，在 DC - 鏈路電壓為 400 VDC 的情況下，選擇 600 - V 超快二極管 MURA160T3G。

同時(shí)，使用自舉電阻 RBOOT 來(lái)限制 DBOOT 中的浪涌電流，并限制每個(gè)開關(guān)周期內(nèi) VDDA - VSSA 電壓的上升斜率。建議 RBOOT 的值在 1 Ω 到 20 Ω 之間，例如選擇 2.7 Ω 的限流電阻，可將自舉二極管的估計(jì)最壞情況峰值電流限制在約 4 A。

3.2.4 柵極驅(qū)動(dòng)器輸出電阻

外部柵極驅(qū)動(dòng)器電阻 RON / ROFF 用于限制寄生電感/電容引起的振鈴、高壓/電流開關(guān) dv/dt、di/dt 和體二極管反向恢復(fù)引起的振鈴、微調(diào)柵極驅(qū)動(dòng)強(qiáng)度以優(yōu)化開關(guān)損耗以及減少電磁干擾（EMI）。

根據(jù)相關(guān)公式可計(jì)算出高側(cè)和低側(cè)的峰值源電流和峰值灌電流。同時(shí)，需注意 PCB 布局和負(fù)載電容會(huì)影響估計(jì)的峰值電流，建議盡量減小柵極驅(qū)動(dòng)器回路的長(zhǎng)度。為減少過(guò)度的柵極振鈴，可在 FET 柵極附近使用鐵氧體磁珠，必要時(shí)添加外部鉗位二極管。

3.2.5 柵極到源極電阻選擇

建議在柵極驅(qū)動(dòng)器輸出未供電且處于不確定狀態(tài)時(shí)，使用柵極到源極電阻 RGS 將柵極電壓下拉至源極電壓。該電阻還可幫助減輕在柵極驅(qū)動(dòng)器能夠開啟并主動(dòng)拉低之前，由于米勒電流引起的 dv/dt 誘導(dǎo)導(dǎo)通風(fēng)險(xiǎn)。RGS 的阻值通常在 5.1kΩ 到 20kΩ 之間，具體取決于功率器件的 Vth 和 CGD 與 CGS 的比值。

3.2.6 估算柵極驅(qū)動(dòng)器功耗

柵極驅(qū)動(dòng)器子系統(tǒng)的總損耗 PG 包括 UCC2154x 的功率損耗 PGD 和外圍電路的功率損耗。PGD 可通過(guò)計(jì)算靜態(tài)功率損耗 PGDQ 和開關(guān)操作損耗 PGDO 來(lái)估算。

靜態(tài)功率損耗 PGDQ 包括驅(qū)動(dòng)器的靜態(tài)功耗以及在一定開關(guān)頻率下的自功耗，可通過(guò)測(cè)量給定 VCCI、VDD、開關(guān)頻率和環(huán)境溫度下，OUTA 和 OUTB 無(wú)負(fù)載時(shí)的電流來(lái)計(jì)算。

開關(guān)操作損耗 PGDO 取決于負(fù)載電容，在每個(gè)開關(guān)周期內(nèi)驅(qū)動(dòng)器對(duì)負(fù)載進(jìn)行充電和放電。根據(jù)不同的情況，PGDO 有不同的計(jì)算方法，具體可參考文檔中的公式。

3.2.7 估算結(jié)溫

UCC2154x 的結(jié)溫 TJ 可通過(guò)公式 TJ = TC + ΨJT × PGD 估算，其中 TC 是通過(guò)熱電偶或其他儀器測(cè)量的 UCC2154x 外殼頂部溫度，ΨJT 是結(jié)到頂部的特征參數(shù)。使用 ΨJT 而不是結(jié)到外殼的熱阻 RΘJC 可以大大提高結(jié)溫估算的準(zhǔn)確性。

3.2.8 選擇 VCCI、VDDA/B 電容器

• VCCI 電容器：連接到 VCCI 的旁路電容器支持初級(jí)邏輯所需的瞬態(tài)電流和總電流消耗，建議使用電壓額定值足夠、溫度系數(shù)和電容公差合適的低 ESR 和低 ESL 表面貼裝多層陶瓷電容器（MLCC），如 25 - V、電容大于 100 nF 的 MLCC。如果偏置電源輸出與 VCCI 引腳距離較遠(yuǎn)，應(yīng)并聯(lián)一個(gè)電容大于 1 μF 的鉭或電解電容器。
• VDDA （自舉）電容器：VDD 電容器（自舉電容器）需要提供高達(dá) 4 - A 的源峰值電流，并為功率晶體管保持穩(wěn)定的柵極驅(qū)動(dòng)電壓。根據(jù)總電荷需求和電壓紋波要求，可計(jì)算出所需的最小電容值。例如，在給定條件下，計(jì)算出最小 CBOOT 要求為 230 nF，但實(shí)際應(yīng)用中應(yīng)考慮一定的裕量，選擇 50 - V、1 - μF 的電容器，并將其放置在盡可能靠近 VDD 和 VSS 引腳的位置。為進(jìn)一步降低寬頻率范圍內(nèi)的交流阻抗，可在 VDDx - VSSx 引腳附近并聯(lián)一個(gè) 100 nF 的 X7R 陶瓷電容器。
• VDDB 電容器：通道 B 的電流要求與通道 A 相同，因此需要一個(gè) VDDB 電容器。在自舉配置中，該電容器還需通過(guò)自舉二極管為 VDDA 提供電流。例如，可選擇 50 - V、10 - μF 的 MLCC 和 50 - V、220 - nF 的 MLCC。如果偏置電源輸出與 VDDB 引腳距離較遠(yuǎn)，應(yīng)并聯(lián)一個(gè)電容大于 10 μF 的鉭或電解電容器。

3.3 輸出級(jí)負(fù)偏置應(yīng)用電路

當(dāng)非理想 PCB 布局和長(zhǎng)封裝引腳引入寄生電感時(shí)，功率晶體管的柵極 - 源極驅(qū)動(dòng)電壓在高 di/dt 和 dv/dt 開關(guān)期間可能會(huì)出現(xiàn)振鈴。為避免振鈴超過(guò)閾值電壓導(dǎo)致意外導(dǎo)通甚至直通，可在柵極驅(qū)動(dòng)上施加負(fù)偏置。文檔中介紹了三種實(shí)現(xiàn)負(fù)柵極驅(qū)動(dòng)偏置的示例電路：

• 使用齊納二極管的隔離電源輸出級(jí)負(fù)偏置：通過(guò)在隔離電源輸出級(jí)使用齊納二極管設(shè)置負(fù)偏置，該配置需要兩個(gè)電源，且存在來(lái)自 Rz 的穩(wěn)態(tài)功耗。
• 使用兩個(gè)電源的負(fù)偏置：該解決方案使用兩個(gè)電源（或單輸入雙輸出電源），可更靈活地設(shè)置正負(fù)軌電壓，但需要更多的電源。
• 使用單個(gè)電源和齊納二極管的負(fù)偏置：該方案僅使用一個(gè)電源，自舉電源可用于高側(cè)驅(qū)動(dòng)，成本和設(shè)計(jì)工作量較低。但負(fù)柵極驅(qū)動(dòng)偏置不僅取決于齊納二極管，還與占空比有關(guān)，且高側(cè) VDDA - VSSA 必須保持足夠的電壓以維持在推薦的電源范圍內(nèi)，因此不適用于高側(cè) 100% 占空比的情況。

四、布局指南

為了實(shí)現(xiàn) UCC2154x 的最佳性能，在 PCB 布局時(shí)需要考慮以下幾個(gè)方面：

4.1 組件放置

• 在 VCCI 和 GND 引腳之間以及 VDD 和 VSS 引腳之間連接低 ESR 和低 ESL 電容器，以支持外部功率晶體管開啟時(shí)的高峰值電流。
• 在橋接配置中，盡量減小頂部晶體管源極和底部晶體管源極之間的寄生電感，以避免開關(guān)節(jié)點(diǎn) VSSA（HS）引腳上出現(xiàn)大的負(fù)瞬變。
• 如果從遠(yuǎn)距離微控制器或高阻抗源驅(qū)動(dòng) DIS 引腳，建議在 DIS 引腳和 GND 之間添加一個(gè) ≥1000 pF 的小旁路電容器，以提高抗噪聲能力。
• 如果使用死區(qū)時(shí)間功能，建議將編程電阻 RDT 和旁路電容器放置在靠近 UCC2154x 的 DT 引腳處，以防止噪聲意外耦合到內(nèi)部死區(qū)時(shí)間電路，電容器應(yīng) ≤1 nF。

4.2 接地考慮

• 確保對(duì)晶體管柵極進(jìn)行充電和放電的高峰值電流限制在最小的物理回路面積內(nèi)，以降低回路電感并最小化晶體管柵極端子上的噪聲。柵極驅(qū)動(dòng)器應(yīng)盡可能靠近晶體管放置。
• 注意包括自舉電容器、自舉二極管、局部 VSSB 參考旁路電容器和低側(cè)晶體管體/反并聯(lián)二極管的高電流路徑。自舉電容器通過(guò)自舉二極管由 VDD 旁路電容器逐周期充電，充電過(guò)程涉及高峰值電流，因此在電路板上最小化該回路的長(zhǎng)度和面積對(duì)于確保可靠運(yùn)行至關(guān)重要。

4.3 高壓考慮

• 為確保初級(jí)和次級(jí)側(cè)之間的隔離性能，避免在驅(qū)動(dòng)器設(shè)備下方放置任何 PCB 走線或銅箔，建議使用 PCB 切口以防止可能影響隔離性能的污染。
• 對(duì)于半橋或高低側(cè)配置，最大化高低側(cè) PCB 走線之間的 PCB 布局間隙距離。DWK 封裝移除了引腳 12 和 13，具有最小 3.3mm 的爬電距離，允許更高的總線電壓。

4.4 熱考慮

如果驅(qū)動(dòng)電壓高、負(fù)載重或開關(guān)頻率高，UCC2154x 可能會(huì)消耗大量功率。合理的 PCB 布局有助于將熱量從設(shè)備散發(fā)到 PCB，并最小化結(jié)到電路板的熱阻抗（θJB）。建議增加連接到 VDDA、VDDB、VSSA 和 VSSB 引腳的 PCB 銅箔面積，優(yōu)先考慮最大化與 VSSA 和 VSSB 的連接。如果系統(tǒng)中有多層，則