剛入行的測試工程師，有時候會對著測試數(shù)據(jù)犯嘀咕：明明在CP階段性能很好的芯片，到了FT怎么就出問題了？或者反過來，CP良率一般，F(xiàn)T卻一路綠燈。這往往不是測試程序有誤，而是沒真正理解CP和FT在整個芯片制造流程中扮演的不同角色。說白了，它們是芯片在“出生”與“成年”階段接受的兩次關鍵體檢，目的、方法和標準截然不同。

咱們今天就把這兩者的核心區(qū)別捋清楚。

階段與對象：從“集體初篩”到“個體終檢”

最根本的區(qū)別在于測試的時機和對象。

CP測試，全稱Chip Probing，也叫晶圓測試。它發(fā)生在芯片封裝之前。工程師使用精密的探針卡，直接接觸晶圓上每一顆芯片的焊墊（Pad），對還是“連體嬰兒”狀態(tài)的裸晶（Die）進行測試。你可以把它理解為芯片在出廠前的第一次集體篩查。

FT測試，全稱Final Test，即最終測試。它發(fā)生在芯片完成封裝、成為獨立的個體之后。芯片被放入測試座（Socket），通過其外部的引腳（Pin）進行測試。這才是芯片面向客戶的最后一次全面資格認證。

禾洛半導體（HiloMax）始創(chuàng)于1983年，專注于芯片燒錄與芯片測試整體解決方案

目的與策略：?！昂诵摹迸c保“成品”

正因為階段不同，兩者的核心目標也產(chǎn)生了戰(zhàn)略性的分工。

CP測試的首要目的是“省錢”。晶圓制造成本高昂，如果直接把有缺陷的Die封裝，將白白浪費封裝成本。CP的核心任務就是在封裝前，把那些功能明顯失效、存在嚴重缺陷的Die標記出來（通常用墨點或電子圖），在后續(xù)環(huán)節(jié)予以剔除。它的測試項目會聚焦于芯片最核心、最基本的電路功能和關鍵參數(shù)，是一種相對快速、覆蓋核心問題的篩選。

FT測試的最終目的是“保質”。此刻，封裝成本已經(jīng)投入，芯片必須以最終形態(tài)面對客戶。FT測試必須確保交付的每一顆芯片，其性能、可靠性、交直流特性完全符合產(chǎn)品規(guī)格書（Datasheet）的全部要求。它的測試更全面、更嚴格，并且是在真實的應用環(huán)境下（通過封裝引腳）進行驗證。

技術實現(xiàn)：探針與引腳的較量

目標的不同，直接體現(xiàn)在測試硬件和環(huán)境上。

1.測試接口：CP使用探針卡，針尖極細，直接扎在微米級的鋁或銅焊墊上；FT使用測試座（Socket），連接的是已成型的、相對粗壯的封裝引腳。這意味著CP的接觸電阻、寄生參數(shù)更敏感，對信號完整性挑戰(zhàn)更大。

2.測試環(huán)境：由于是裸晶，CP測試通常在室溫下進行，不太會做高低溫測試（工程驗證除外）。而FT測試則必須覆蓋產(chǎn)品規(guī)格要求的全部溫度范圍（如-40℃, 25℃, 85℃），以驗證芯片在全溫域下的工作穩(wěn)定性。

3.測試速度與并行度：為了提高效率，CP測試會采用更高的并行度，一次測試幾十甚至上百顆Die。FT雖然也能并行，但受限于測試座成本和散熱，并行數(shù)通常較低，但單個測試項目可能更詳盡。

禾洛半導體（HiloMax）始創(chuàng)于1983年，專注于芯片燒錄與芯片測試整體解決方案

總結來看，CP是 “經(jīng)濟性篩選” ，重在快速剔除，守護的是前道制程的成果，避免后續(xù)的浪費。FT是 “質量性放行” ，重在全面驗證，守護的是品牌信譽和客戶滿意度。兩者數(shù)據(jù)結合，才能完整描繪出芯片的制造良率曲線，并為前道工藝改進和后道質量提升提供精準反饋。

一個思考題留給大家： 你們在項目中，是否遇到過CP與FT良率倒掛的情況？比如CP良率很高，但FT良率偏低，可能是什么原因導致的？是封裝過程引入了應力損傷，還是測試條件（如溫度、信號負載）的根本差異暴露了設計邊際（Design Margin）的問題？歡迎在評論區(qū)分享你的實戰(zhàn)經(jīng)驗和分析思路，咱們一起探討。

https://www.hilo-systems.com/

審核編輯 黃宇