LMKDB11xx系列:PCIe時(shí)鐘緩沖器的卓越之選
在當(dāng)今高速發(fā)展的電子世界里,PCIe技術(shù)的應(yīng)用范圍越來越廣泛,從服務(wù)器到高性能計(jì)算系統(tǒng),對時(shí)鐘緩沖器的性能和穩(wěn)定性提出了更高的要求。TI推出的LMKDB11xx系列,正是滿足這些需求的理想解決方案。
文件下載:lmkdb1112.pdf
系列概述
LMKDB11xx系列包含LMKDB1102、LMKDB1104、LMKDB1104FS、LMKDB1108、LMKDB1108FS、LMKDB1112、LMKDB1120、LMKDB1120FS等型號,是一系列超低附加抖動的LP - HCSL時(shí)鐘緩沖器和時(shí)鐘復(fù)用器,其設(shè)計(jì)目標(biāo)是滿足PCIe Gen 1至Gen 7的應(yīng)用需求。
核心特性亮點(diǎn)
- 兼容性強(qiáng):支持PCIe Gen 1到Gen 7的標(biāo)準(zhǔn),同時(shí)兼容CC(Common Clock)和IR(Independent Reference)PCIe架構(gòu),輸入時(shí)鐘可帶或不帶SSC,還能適配Intel DB2000QL和DB1206標(biāo)準(zhǔn),其中LMKDB1120與DB2000QL引腳兼容,LMKDB1112與DB1206引腳兼容。這種廣泛的兼容性使得該系列產(chǎn)品能夠輕松融入各種PCIe系統(tǒng)設(shè)計(jì)中,為工程師提供了極大的便利。
- 超低附加抖動:在時(shí)鐘控制領(lǐng)域,抖動是一個(gè)關(guān)鍵的性能指標(biāo)。LMKDB11xx系列在這方面表現(xiàn)出色,如在156.25MHz時(shí),最大12kHz至20MHz RMS附加抖動僅為31fs;對于PCIe Gen 4、Gen 5、Gen 6和Gen 7,最大附加抖動分別低至13fs、5fs、3fs和2.1fs。如此低的抖動能夠確保時(shí)鐘信號的穩(wěn)定性和準(zhǔn)確性,減少數(shù)據(jù)傳輸中的錯(cuò)誤,提高系統(tǒng)的整體性能。
- 多重安全特性:具備故障安全輸入和輸出(部分型號)功能。當(dāng)設(shè)備掉電時(shí),輸入時(shí)鐘仍可正常運(yùn)行,輸入引腳可在掉電時(shí)被驅(qū)動到VDD而不產(chǎn)生泄漏或可靠性問題;部分帶“FS”后綴的型號,輸出在掉電時(shí)也能被驅(qū)動到VDD。此外,還具備靈活的上電順序、自動輸出禁用、單個(gè)輸出使能、SBI(Side Band Interface)高速輸出使能或禁用以及LOS(Loss of Signal)輸入檢測等功能,大大增強(qiáng)了系統(tǒng)的可靠性和穩(wěn)定性。
- 供電與溫度適應(yīng)性:支持1.8V / 3.3V ± 10%的電源供電,能夠適應(yīng)不同的電源環(huán)境;工作環(huán)境溫度范圍為-40°C至105°C,適用于各種惡劣的工業(yè)和商業(yè)環(huán)境。
應(yīng)用領(lǐng)域及案例
應(yīng)用場景
該系列產(chǎn)品具有出色的性能和豐富的特性,適用于多個(gè)領(lǐng)域:
- 高性能計(jì)算:在服務(wù)器主板等高性能計(jì)算設(shè)備中,對時(shí)鐘信號的穩(wěn)定性和準(zhǔn)確性要求極高。LMKDB11xx系列的超低抖動和高兼容性,能夠滿足服務(wù)器對高速數(shù)據(jù)傳輸和處理的需求,確保系統(tǒng)的穩(wěn)定運(yùn)行。
- 網(wǎng)絡(luò)設(shè)備:如NIC/SmartNIC,需要精確的時(shí)鐘同步來保證數(shù)據(jù)的準(zhǔn)確傳輸。LMKDB11xx系列可以提供可靠的時(shí)鐘信號,減少數(shù)據(jù)傳輸延遲和錯(cuò)誤,提高網(wǎng)絡(luò)設(shè)備的性能和可靠性。
- 硬件加速器:在一些需要高速數(shù)據(jù)處理的硬件加速器中,LMKDB11xx系列可以為其提供穩(wěn)定的時(shí)鐘源,確保加速器能夠高效地運(yùn)行,提高處理速度和效率。
設(shè)計(jì)示例
| 我們來看一個(gè)典型的PCIe和以太網(wǎng)時(shí)鐘分配應(yīng)用案例。設(shè)計(jì)要求為分別為PCIe時(shí)鐘扇出和以太網(wǎng)時(shí)鐘扇出找到合適的緩沖器,需要滿足一定的抖動要求并盡量減小空間占用。具體設(shè)計(jì)參數(shù)如下: | 參數(shù) | 值 |
|---|---|---|
| PCIe時(shí)鐘數(shù)量 | 15 | |
| 156.25MHz以太網(wǎng)時(shí)鐘數(shù)量 | 7 | |
| PCIe架構(gòu) | CC(Common Clock) | |
| PCIe參考時(shí)鐘擺率 | ≥3.5V/ns | |
| PCIe Gen 5參考時(shí)鐘抖動 | 45fs最大 | |
| PCIe Gen 5總抖動 | 50fs最大 | |
| 156.25MHz參考時(shí)鐘擺率 | ≥3.5V/ns | |
| 156.25MHz參考時(shí)鐘抖動(12kHz至20MHz) | 90fs最大 | |
| 156.25MHz總抖動(12kHz至20MHz) | 100fs最大 |
首先,通過RMS加法計(jì)算時(shí)鐘緩沖器的抖動預(yù)算。對于PCIe Gen 5,允許的最大附加抖動為sqrt(502 - 452) = 21fs,而根據(jù)電氣特性表,在Common Clock和≥3.5V/ns輸入擺率的測試條件下,LMKDB1120(20個(gè)輸出)的附加PCIe Gen 5抖動最大為13fs,遠(yuǎn)低于要求,因此可用于PCIe Gen 5時(shí)鐘分配。
同理,對于156.25MHz時(shí)鐘,允許的12kHz至20MHz最大附加抖動為sqrt(1002 - 902) = 43fs,而LMKDB1108(8個(gè)輸出)在該頻率下的12kHz至20MHz附加抖動最大為31fs,滿足要求,可用于以太網(wǎng)時(shí)鐘分配。
電氣特性與設(shè)計(jì)要點(diǎn)
詳細(xì)電氣特性
- 時(shí)鐘輸入要求:要求時(shí)鐘輸入交叉點(diǎn)電壓在100 - 1400mV之間,輸入占空比為45 - 55%等,不同的輸入頻率對差分輸入幅度有不同要求,如f0 ≤ 300MHz時(shí),差分時(shí)鐘輸入幅度為200 - 2000mV;300MHz < f0 ≤ 400MHz時(shí),為250 - 2000mV。
- 時(shí)鐘輸出特性:不同的測試負(fù)載和輸出阻抗下,輸出電壓高、低以及其他相關(guān)參數(shù)都有明確的范圍。例如,在100MHz 85Ω PCIe測試條件下,DB2000QL AC測試負(fù)載時(shí),輸出電壓高為670 - 820mV,輸出電壓低為 - 100 - 100mV等。同時(shí),輸出還具有可編程的擺率、幅度擺幅和精確的輸出阻抗,輸出阻抗可準(zhǔn)確調(diào)整到±5%,有助于提高阻抗匹配和時(shí)鐘信號完整性。
- 頻率和時(shí)序特性:工作頻率在自動輸出禁用功能禁用時(shí)為1 - 400MHz,啟用時(shí)為25 - 400MHz;啟動時(shí)間、時(shí)鐘穩(wěn)定時(shí)間、掉電恢復(fù)時(shí)間等都有明確的指標(biāo),如啟動時(shí)間在不同條件下為0.4 - 0.8ms等。
- 抖動特性:對于不同的PCIe版本和測試條件,抖動指標(biāo)都有詳細(xì)規(guī)定。例如,在PCIe Gen 5 CC模式下,輸入擺率≥3.5V/ns,差分輸入擺幅≥1600mV時(shí),LMKDB1120的抖動最大為4.9fs,體現(xiàn)了其在低抖動方面的卓越性能。
設(shè)計(jì)建議
- 電源設(shè)計(jì):建議在每個(gè)電源引腳附近放置0.1μF的電容,為了減少VDDA、VDD_IN0和VDD_IN1上的噪聲,可在引腳旁邊放置2.2Ω的電阻。整個(gè)芯片可使用鐵氧體磁珠和10μF的電容接地。對于MUX設(shè)備,如果兩個(gè)輸入使用不同頻率,則需要增加更多鐵氧體磁珠來隔離輸入和相應(yīng)的輸出組。
- 布局設(shè)計(jì):使用低電感的接地連接,使設(shè)備DAP與PCB之間良好接地;匹配PCB走線阻抗與設(shè)備輸出阻抗(85Ω或100Ω差分阻抗),消除走線中的短截線并減少傳輸線上的不連續(xù)性,以確保信號傳輸?shù)馁|(zhì)量。
寄存器映射與功能模式
寄存器映射
不同型號的LMKDB11xx系列產(chǎn)品有各自的寄存器映射,這些寄存器用于控制輸出使能、自動輸出禁用、輸入配置、輸出擺率選擇等功能。例如,LMKDB1120和LMKDB1120FS有多個(gè)寄存器用于不同輸出組的使能控制、SBI掩碼設(shè)置、輸出擺率選擇等。通過對這些寄存器的配置,工程師可以靈活地調(diào)整設(shè)備的工作狀態(tài),以滿足不同的設(shè)計(jì)需求。
功能模式
- SMBus模式:通過SMBus引腳可以對設(shè)備的SMBus寄存器進(jìn)行讀寫操作,通過設(shè)置SADR1和SADR0引腳來確定SMBus地址。這種模式下可以進(jìn)行字節(jié)讀寫和塊讀寫操作,方便工程師對設(shè)備進(jìn)行配置和監(jiān)控。
- SBI模式:SBI是一種簡單的3線或4線串行接口,由SHFT_LD#、SBI_IN、SBI_CLK和SBI_OUT(可選)引腳組成。當(dāng)SHFT_LD#引腳為高電平時(shí),SBI_CLK的上升沿將SBI_IN的數(shù)據(jù)移入移位寄存器;移位完成后,SHFT_LD#的下降沿將移位寄存器的內(nèi)容加載到輸出寄存器。SBI寄存器還可以通過SBI_OUT引腳移出,形成菊花鏈拓?fù)浣Y(jié)構(gòu)。啟用SBI模式不會禁用SMBus,且在PWRGD/PWRDN#引腳為低電平時(shí)也可訪問SBI寄存器。
- 引腳模式:如果不需要SMBus或SBI接口,可以讓相應(yīng)的引腳浮空,設(shè)備可以通過OE#引腳直接控制輸出的使能或禁用,操作簡單直接,適用于一些對配置要求不復(fù)雜的應(yīng)用場景。
總結(jié)
LMKDB11xx系列PCIe時(shí)鐘緩沖器以其卓越的性能、廣泛的兼容性和豐富的功能特性,為電子工程師在PCIe相關(guān)設(shè)計(jì)中提供了強(qiáng)大而可靠的選擇。無論是在高性能計(jì)算、網(wǎng)絡(luò)設(shè)備還是硬件加速器等領(lǐng)域,它都能夠滿足嚴(yán)格的設(shè)計(jì)要求,幫助工程師打造出更加穩(wěn)定、高效的電子系統(tǒng)。你在使用類似時(shí)鐘緩沖器的過程中遇到過哪些挑戰(zhàn)呢?歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和想法。
-
電子系統(tǒng)設(shè)計(jì)
+關(guān)注
關(guān)注
3文章
35瀏覽量
13477 -
PCIe時(shí)鐘緩沖器
+關(guān)注
關(guān)注
0文章
20瀏覽量
6742
發(fā)布評論請先 登錄
LMKDB1120和LMKDB1108超低抖動PCIe第1代到第6代LP-HCSL時(shí)鐘緩沖器數(shù)據(jù)表
德州儀器LMKDB11xx超低抖動時(shí)鐘緩沖器技術(shù)解析
?LMKDB11xx系列PCIe時(shí)鐘緩沖器技術(shù)文檔總結(jié)
LMKDB11xx系列:PCIe時(shí)鐘緩沖器的卓越之選
評論