做芯片測(cè)試的同學(xué)經(jīng)常會(huì)涉及到Continuity測(cè)試、Leakage測(cè)試、GPIO drive capability測(cè)試、GPIO pullup/pulldown resistor測(cè)試、standby idd、run idd、IDDQ、MBIST、SCAN等測(cè)試，小編在此帶大家總結(jié)一下這些測(cè)試的基本原理。

1. Continuity測(cè)試（即OS測(cè)試）該測(cè)試主要是測(cè)試芯片的open/short特性，即測(cè)量芯片pin腳對(duì)VDD或者GND有沒(méi)有短路（short）或斷路（open）。當(dāng)測(cè)某一pin的OS時(shí)，應(yīng)使VDD=0V，同時(shí)其他pin的電壓也全為0。下圖為測(cè)某一pin對(duì)GND的OS測(cè)試時(shí)的示意圖，ATE會(huì)從pin抽一個(gè)100uA的電流，下方的二極管導(dǎo)通，在正常工作的情況下，測(cè)得的電壓應(yīng)該在-0.2V~-0.7V之間。

1. 下圖為測(cè)某一pin對(duì)VDD的OS測(cè)試時(shí)的示意圖，ATE會(huì)從pin灌入100uA的電流，上方的二極管導(dǎo)通，在正常工作的情況下，測(cè)得的電壓應(yīng)該在0.2V~0.7V之間。

1. 
   如果有short情況發(fā)生，測(cè)得的電壓一般接近0V；如果是open的情況，則測(cè)得的電壓一般為5V/-5V（測(cè)試程序中設(shè)置的鉗位電壓）。
2. Leakage測(cè)試即漏電流測(cè)試。在該測(cè)試過(guò)程中一般將芯片正常上電，然后將pin配置成input狀態(tài)，給pin上分別灌入VSS（0V）和VDD的電壓，測(cè)量該pin上的電流，一般測(cè)量值為-1uA~1uA。當(dāng)pin電壓等于VDD時(shí)，測(cè)得的電流為對(duì)GND的漏電流當(dāng)pin電壓等于VSS時(shí)，測(cè)得的電流為對(duì)VDD的漏電流
3. GPIO drive capability測(cè)試即為GPIO的驅(qū)動(dòng)能力測(cè)試GPIO drive capability一般對(duì)應(yīng)datasheet中的VOH/VOL或者IOH/IOL指標(biāo)，其實(shí)VOH/VOL和IOH/IOL是同一個(gè)指標(biāo)，只不過(guò)測(cè)試方法不同。下圖為VOH或者IOH的測(cè)試示意圖。將GPIO配置成output模式，并且輸出高電平（邏輯1）。當(dāng)測(cè)量IOH時(shí)，則ATE在pin上施加VDD-0.8V電壓，此時(shí)該pin上電流即為IOH。當(dāng)測(cè)量VOH時(shí)，則ATE從該pin拉5mA/20mA電流（視該pin的驅(qū)動(dòng)能力而定），此時(shí)該pin上測(cè)得的電壓即為VOH。

1. 下圖為VOL或者IOL的測(cè)試示意圖，同樣將GPIO配置成output模式，只不過(guò)此時(shí)輸出低電平（邏輯0）。當(dāng)測(cè)量IOL時(shí)，則ATE在pin上施加0.8V電壓，此時(shí)該pin上電流即為IOL。當(dāng)測(cè)量VOL時(shí)，則ATE從該pin灌入5mA/20mA電流（視該pin的驅(qū)動(dòng)能力而定），此時(shí)該pin上測(cè)得的電壓即為VOL。

1. Pullup/Pulldown resistor測(cè)試該測(cè)試目的是測(cè)試芯片引腳內(nèi)部的上拉/下拉電阻的大小。在測(cè)試時(shí)該pin需要配置成input模式。下圖為上拉電阻的測(cè)試示意圖。當(dāng)測(cè)試上拉電阻時(shí)需將該pin配置成input狀態(tài)，同時(shí)打開(kāi)pullup設(shè)置，給pin腳施加電壓0V，測(cè)量pin腳上電流，然后根據(jù)R=U/I可以計(jì)算出上拉電阻的阻值。

1. 下圖為下拉電阻的測(cè)試示意圖。當(dāng)測(cè)試下拉電阻時(shí)需將該pin配置成input狀態(tài)，同時(shí)打開(kāi)pulldown設(shè)置，給pin腳施加VDD電壓5V，測(cè)量pin腳上電流，然后根據(jù)R=U/I可以計(jì)算出下拉拉電阻的阻值。

1. 
   
2. standby idd對(duì)于MCU來(lái)說(shuō)，standby idd即是在standby mode下測(cè)量VDD pin上電流。Standby mode一般為芯片的低功耗模式，芯片內(nèi)部大部分時(shí)鐘均處于關(guān)閉的狀態(tài)，只保留LPO時(shí)鐘作為芯片的喚醒時(shí)鐘。需要注意的是一般測(cè)standby idd時(shí)候需要將VDD pin上并接的電容去掉，因?yàn)殡娙荽嬖诔浞烹姷倪^(guò)程，可能會(huì)對(duì)電流的測(cè)量產(chǎn)生影響。

1. 
   
2. Run iddRun idd的測(cè)試與standby idd基本一致，只不過(guò)會(huì)讓芯片處于run mode，有些會(huì)要求將外設(shè)的時(shí)鐘打開(kāi)進(jìn)行測(cè)試。
3. IDDQIDDQ即靜態(tài)電流，指CMOS電路在穩(wěn)定狀態(tài)（無(wú)信號(hào)跳變）下的電源電流。在無(wú)缺陷的CMOS電路中，靜態(tài)電流應(yīng)接近零（僅有漏電流，一般微安級(jí)）。正常CMOS邏輯在穩(wěn)態(tài)下，PMOS和NMOS管不同時(shí)導(dǎo)通，理論靜態(tài)電流很小。缺陷影響：物理缺陷（如柵極氧化物短路、電源/地橋接）會(huì)形成額外電流路徑，導(dǎo)致IDDQ升高。
4. MBISTMBIST一般指SRAM的測(cè)試，采用芯片內(nèi)部自建的一些測(cè)試邏輯來(lái)進(jìn)行測(cè)試，機(jī)臺(tái)只需要通過(guò)JTAG接口下達(dá)測(cè)試的指令，即可從TDO接口獲取測(cè)試結(jié)果。MBIST測(cè)試結(jié)束后一般會(huì)有兩個(gè)信號(hào)輸出BIST_DONE和BIST_FAIL。
5. SCANscan就是把普通寄存器替換成可掃描的寄存器，目的是創(chuàng)建control和observation點(diǎn)，然后把所有的可掃描寄存器連接在一起串成掃描鏈(scan chain)，利用掃描鏈，工具自動(dòng)產(chǎn)生測(cè)試patterns，讓寄存器處于一個(gè)特定的值(control)，然后將期望的值移出來(lái)進(jìn)行對(duì)比(observe)，來(lái)判斷芯片是否有缺陷。SCAN測(cè)試一般分stuck-at和transition測(cè)試，stuch-at測(cè)試覆蓋固定電平缺陷，但對(duì)時(shí)序敏感缺陷無(wú)效；transition則主要針對(duì)時(shí)序路徑的延遲缺陷。