深入剖析MC100EP196：3.3V ECL可編程延遲芯片

在電子設計領域，時鐘去偏斜和時序調整是至關重要的環(huán)節(jié)，而MC100EP196可編程延遲芯片（PDC）正是解決這些問題的得力工具。今天，我們就來深入了解一下這款芯片的特性、功能及應用。

文件下載：MC100EP196FAG.pdf

芯片概述

MC100EP196主要用于時鐘去偏斜和時序調整，能夠對差分NECL/PECL輸入轉換提供可變延遲。它與EP195架構相似，但增加了通過FTUNE引腳進一步微調延遲的功能。FTUNE輸入可接受從 (V{CC}) 到 (V{EE}) 的模擬電壓，從而將輸出延遲從0到60 ps進行微調。

延遲結構與控制

延遲矩陣

延遲部分由可編程的門和多路復用器矩陣組成，如邏輯圖所示。EP196的延遲增量具有約10 ps的數(shù)字可選分辨率，凈范圍可達10.2 ns。所需延遲由10個數(shù)據選擇輸入D[9:0]的值選擇，并由LEN（引腳10）控制。

控制模式

• LOAD模式：當LEN為低電平時，允許通過D[9:0]進行實時延遲值的透明加載。
• LOCK和HOLD模式：當LEN從低電平變?yōu)楦唠娖綍r，將鎖定并保持當前值，不受D[10:0]后續(xù)變化的影響。

引腳功能與特性

輸入引腳

• D[0:9]：單端并行數(shù)據輸入，內部連接75 kΩ到 (V_{EE})。
• D[10]：單端級聯(lián)/級聯(lián)控制輸入，內部連接75 kΩ到 (V_{EE})。
• IN：非反相和反相差分輸入，內部連接75 kΩ到 (V_{EE})。

輸出引腳

• Q和Q：非反相和反相差分輸出，通常端接50 Ω到 (V{TT}=V{CC}-2V)。
• CASCADE和CASCADE：級聯(lián)輸出，用于級聯(lián)多個PDC以增加可編程范圍。

控制引腳

• EN：輸出使能引腳，低電平時輸入信號傳播到輸出，高電平時輸出保持邏輯低狀態(tài)。
• LEN：控制D引腳的加載/保持模式。
• SETMIN和SETMAX：分別設置最小和最大輸出延遲。

其他引腳

• FTUNE：模擬輸入，用于微調輸出延遲。
• VBB：內部生成的電壓源，可作為開關參考電壓或重新偏置交流耦合輸入。

工作模式與電壓范圍

PECL模式

• 工作范圍：(V{CC}=3.0V) 到3.6V，(V{EE}=0V)。
• 輸入信號類型：LVCMOS、LVTTL、LVPECL。

NECL模式

• 工作范圍：(V{CC}=0V)，(V{EE}=-3.0V) 到 -3.6V。
• 輸入信號類型：LVNECL。

性能參數(shù)

直流特性

包括電源電流、輸出高低電壓、輸入高低電壓、參考電壓等參數(shù)，在不同溫度下有相應的取值范圍。

交流特性

• 最大頻率：典型值 >1.2 GHz。
• 傳播延遲：不同輸入條件下有不同的延遲值。
• 可編程范圍：0 ns到10 ns。
• 步長延遲：每個延遲控制引腳的斷言會增加一定的延遲。

應用技巧

使用FTUNE引腳

FTUNE引腳可提供額外的60 ps延遲，通過外部DAC驅動可實現(xiàn)更精細的模擬輸出步長，從而提高設備的分辨率。

級聯(lián)多個EP196

為了增加可編程范圍，可使用內部級聯(lián)電路將多個EP196級聯(lián)。級聯(lián)時，D10輸入作為級聯(lián)控制引腳，通過控制SETMIN和SETMAX引腳可實現(xiàn)不同的延遲設置。

多通道去偏斜

在多通道延遲匹配應用中，可將每個信號通道通過EP196進行處理，以消除時序偏斜。一個信號通道可作為參考，其他EP196用于調整延遲。

總結

MC100EP196是一款功能強大的可編程延遲芯片，具有高分辨率、寬可編程范圍和靈活的控制方式。在高速系統(tǒng)中，它能夠有效解決時鐘去偏斜和時序調整問題。工程師們在設計時，可根據具體需求合理使用FTUNE引腳和級聯(lián)功能，以實現(xiàn)最佳的性能。你在實際應用中是否遇到過類似的時鐘去偏斜問題？你是如何解決的呢？歡迎在評論區(qū)分享你的經驗。