MC100EP195B是一款可編程延遲芯片（PDC），主要用于時(shí)鐘偏移和時(shí)序調(diào)整。它提供差分NECL / PECL輸入轉(zhuǎn)換的可變延遲。延遲部分包括一個(gè)可編程的門和多路復(fù)用器矩陣，如邏輯圖所示，圖2. EP195B的延遲增量具有大約10 ps的數(shù)字可選分辨率和高達(dá)10.2 ns的凈范圍。所需的延遲由10個(gè)數(shù)據(jù)選擇輸入D（9：0）值選擇，并由LEN（引腳10）控制。 LEN上的低電平允許透明LOAD模式的實(shí)時(shí)延遲值為D（9：0）。 LEN上的低電平到高電平轉(zhuǎn)換將使LOCK和HOLD電流值對D（10：0）中的任何后續(xù)更改產(chǎn)生。與D0（LSB）到D9（MSB）相關(guān)的變化抽頭數(shù)的近似延遲值如表6和圖3所示。