探索ADSP - 21371/ADSP - 21375 SHARC處理器：高性能音頻處理的利器

在電子設(shè)計領(lǐng)域，處理器的性能和特性直接影響著產(chǎn)品的功能和競爭力。ADSP - 21371/ADSP - 21375 SHARC處理器憑借其卓越的性能和豐富的功能，成為了高性能音頻處理等應(yīng)用的理想選擇。今天，我們就來深入探究一下這款處理器。

文件下載：ADSP-21371.pdf

一、處理器概述

ADSP - 21371/ADSP - 21375屬于SIMD SHARC系列DSP，采用了Analog Devices的Super Harvard架構(gòu)。它們在源代碼級別與ADSP - 2126x、ADSP - 2136x、ADSP - 2116x DSP以及第一代ADSP - 2106x SHARC處理器（SISD模式）兼容。這兩款處理器是32位/40位浮點處理器，針對高性能汽車音頻應(yīng)用進行了優(yōu)化，擁有大量片上SRAM和掩膜可編程ROM，多條內(nèi)部總線消除了I/O瓶頸，還有創(chuàng)新性的數(shù)字應(yīng)用接口（DAI）。

性能表現(xiàn)

在266 MHz的時鐘頻率下，該處理器能實現(xiàn)1.596 GFLOPS的運算能力，在多種DSP算法上相比前代SHARC處理器有顯著的性能提升。例如，在1024點復(fù)FFT（基4，帶反轉(zhuǎn)）運算中，僅需34.5 μs；FIR濾波器（每抽頭）運算時間為1.88 ns 。

二、核心架構(gòu)

1. SIMD計算引擎

處理器包含兩個計算處理單元，作為單指令多數(shù)據(jù)（SIMD）引擎工作。這兩個處理單元分別為PEX和PEY，每個單元都有ALU、乘法器、移位器和寄存器文件。PEX始終處于活動狀態(tài)，PEY可通過設(shè)置MODE1寄存器中的PEYEN模式位來啟用。進入SIMD模式后，兩個處理單元執(zhí)行相同指令，但處理不同數(shù)據(jù)，這種架構(gòu)在執(zhí)行數(shù)學(xué)密集型DSP算法時效率極高。同時，進入SIMD模式會使內(nèi)存與處理單元之間的數(shù)據(jù)帶寬翻倍，以滿足計算需求。

2. 獨立并行計算單元

每個處理單元內(nèi)的計算單元包括算術(shù)邏輯單元（ALU）、乘法器和移位器，它們能在單個周期內(nèi)完成所有操作。這些單元并行排列，最大化了計算吞吐量。單多功能指令可執(zhí)行并行的ALU和乘法器操作，在SIMD模式下，兩個處理單元都會進行并行操作。這些計算單元支持IEEE 32位單精度浮點、40位擴展精度浮點和32位定點數(shù)據(jù)格式。

3. 數(shù)據(jù)寄存器文件

每個處理單元都有一個通用數(shù)據(jù)寄存器文件，用于在計算單元和數(shù)據(jù)總線之間傳輸數(shù)據(jù)，并存儲中間結(jié)果。這些10端口、32寄存器（16個主寄存器，16個輔助寄存器）的寄存器文件，結(jié)合SHARC的增強哈佛架構(gòu)，實現(xiàn)了計算單元與內(nèi)部內(nèi)存之間無約束的數(shù)據(jù)流動。

4. 上下文切換

處理器的許多寄存器都有輔助寄存器，在中斷服務(wù)期間可激活，實現(xiàn)快速上下文切換。數(shù)據(jù)寄存器、DAG寄存器和乘法器結(jié)果寄存器都有輔助寄存器，主寄存器在復(fù)位時激活，輔助寄存器由模式控制寄存器中的控制位激活。

5. 通用寄存器

通用寄存器可用于通用任務(wù)。USTAT（4）寄存器允許對核心的所有系統(tǒng)寄存器（控制/狀態(tài)）進行簡單的位操作（設(shè)置、清除、切換、測試、異或）。數(shù)據(jù)總線交換寄存器PX允許在64位PM數(shù)據(jù)總線和64位DM數(shù)據(jù)總線之間，或在40位寄存器文件和PM數(shù)據(jù)總線之間傳遞數(shù)據(jù)。

6. 定時器

處理器包含一個核心定時器，可生成周期性軟件中斷，能配置為使用FLAG3作為定時器過期信號。

7. 單周期取指和四個操作數(shù)

處理器采用增強哈佛架構(gòu)，數(shù)據(jù)內(nèi)存（DM）總線傳輸數(shù)據(jù)，程序內(nèi)存（PM）總線傳輸指令和數(shù)據(jù)。憑借獨立的程序和數(shù)據(jù)內(nèi)存總線以及片上指令緩存，處理器能在單個周期內(nèi)同時獲取四個操作數(shù)（每個數(shù)據(jù)總線兩個）和一條指令（從緩存中）。

8. 指令緩存

片上指令緩存支持三總線操作，用于獲取一條指令和四個數(shù)據(jù)值。緩存僅對與PM總線數(shù)據(jù)訪問沖突的指令進行緩存，可實現(xiàn)核心循環(huán)操作（如數(shù)字濾波器乘累加和FFT蝶形處理）的全速執(zhí)行。

9. 數(shù)據(jù)地址生成器

兩個數(shù)據(jù)地址生成器（DAGs）用于間接尋址和在硬件中實現(xiàn)循環(huán)數(shù)據(jù)緩沖區(qū)。循環(huán)緩沖區(qū)可高效編程延遲線和其他數(shù)字信號處理所需的數(shù)據(jù)結(jié)構(gòu)，常用于數(shù)字濾波器和傅里葉變換。兩個DAGs包含足夠的寄存器，可創(chuàng)建多達32個循環(huán)緩沖區(qū)（16個主寄存器集，16個輔助寄存器集），自動處理地址指針回繞，減少開銷，提高性能，簡化實現(xiàn)。

10. 靈活的指令集

48位指令字可容納各種并行操作，便于簡潔編程。例如，處理器可在兩個處理單元中有條件地執(zhí)行乘法、加法和減法，同時分支并從內(nèi)存中獲取多達四個32位值，所有操作都在一條指令中完成。

11. 片上內(nèi)存

ADSP - 21371包含1兆位內(nèi)部RAM和4兆位內(nèi)部掩膜可編程ROM，ADSP - 21375包含0.5兆位內(nèi)部RAM和2兆位內(nèi)部掩膜可編程ROM。每個內(nèi)存塊可配置為不同的代碼和數(shù)據(jù)存儲組合，支持核心處理器和I/O處理器的單周期獨立訪問。處理器的內(nèi)存架構(gòu)結(jié)合獨立的片上總線，允許在單個周期內(nèi)從核心進行兩次數(shù)據(jù)傳輸，從I/O處理器進行一次數(shù)據(jù)傳輸。

12. 片上內(nèi)存帶寬

內(nèi)部內(nèi)存架構(gòu)允許同時對四個塊進行四次訪問（假設(shè)無塊沖突）?？値捦ㄟ^DMD和PMD總線（2 × 64位，核心CLK）以及IOD0/1總線（2 × 32位，PCLK）獲得。

13. ROM安全特性

處理器具有ROM安全特性，啟用后可防止從內(nèi)部代碼進行未經(jīng)授權(quán)的讀取，為用戶軟件代碼提供硬件保護。使用此功能時，處理器僅從內(nèi)部ROM執(zhí)行，不加載外部代碼，且通過JTAG端口訪問受限，需掃描正確的64位密鑰才能進行仿真和外部啟動。

三、外設(shè)架構(gòu)

1. 外部端口

外部端口為處理器提供了與各種行業(yè)標(biāo)準(zhǔn)內(nèi)存設(shè)備的高性能、無膠合接口。32位寬總線（ADSP - 21371）可通過內(nèi)部內(nèi)存控制器連接同步和/或異步內(nèi)存設(shè)備，包括SDRAM控制器和異步內(nèi)存控制器。四個內(nèi)存選擇引腳可使多達四個獨立設(shè)備共存，支持同步和異步設(shè)備類型的任意組合。

2. SDRAM控制器

SDRAM控制器可連接多達四個獨立的行業(yè)標(biāo)準(zhǔn)SDRAM設(shè)備或DIMM。每個銀行有自己的內(nèi)存選擇線（MS0 - MS3），可配置為包含16M字節(jié)至256M字節(jié)的內(nèi)存?？刂破鲗⑺秀y行維護為連續(xù)的地址空間，處理器將其視為單個地址空間。

3. 異步內(nèi)存控制器

異步內(nèi)存控制器為多達四個獨立的內(nèi)存或I/O設(shè)備銀行提供可配置接口。每個銀行可獨立編程不同的時序參數(shù)，可連接各種內(nèi)存設(shè)備（如SRAM、ROM、閃存和EPROM）以及與標(biāo)準(zhǔn)內(nèi)存控制線接口的I/O設(shè)備。

4. 脈沖寬度調(diào)制（PWM）

PWM模塊是一個靈活的可編程波形發(fā)生器，可生成各種應(yīng)用所需的開關(guān)模式，如電機和發(fā)動機控制或音頻功率控制。它可生成中心對齊或邊緣對齊的PWM波形，整個模塊有四組，每組四個PWM輸出，共產(chǎn)生16個PWM輸出。PWM發(fā)生器在生成中心對齊PWM波形時可工作在單更新模式或雙更新模式。

5. 數(shù)字應(yīng)用接口（DAI）

DAI允許將各種外設(shè)連接到處理器的DAI引腳（DAI_P1到DAI_P20）。通過信號路由單元（SRU），可在軟件控制下互連DAI提供的外設(shè)，使DAI相關(guān)外設(shè)能用于更廣泛的應(yīng)用。ADSP - 21371的DAI包括八個串行端口、四個精密時鐘發(fā)生器（PCG）和一個輸入數(shù)據(jù)端口（IDP）；ADSP - 21375的DAI包括四個串行端口、四個PCG和一個IDP。

6. 串行端口

ADSP - 21371有八個同步串行端口，ADSP - 21375有四個。SPORTs為各種數(shù)字和混合信號外設(shè)提供了廉價接口，如Analog Devices的AD183x系列音頻編解碼器、ADC和DAC。串行端口由兩條數(shù)據(jù)線、一個時鐘和幀同步組成，數(shù)據(jù)線可編程為發(fā)送或接收，每個數(shù)據(jù)線有專用的DMA通道。

7. S/PDIF兼容數(shù)字音頻接收器/發(fā)射器

ADSP - 21371的S/PDIF接收器/發(fā)射器無單獨的DMA通道，可接收串行格式的音頻數(shù)據(jù)并轉(zhuǎn)換為雙相編碼信號。ADSP - 21375沒有S/PDIF兼容數(shù)字接收器/發(fā)射器。

8. 輸入數(shù)據(jù)端口（IDP）

IDP提供多達八個串行輸入通道，每個通道有自己的時鐘、幀同步和數(shù)據(jù)輸入。八個通道自動多路復(fù)用到一個32位×8深度的FIFO中，數(shù)據(jù)始終格式化為64位幀，并分為兩個32位字。

9. 精密時鐘發(fā)生器（PCG）

PCG由四個單元組成，每個單元從時鐘輸入信號生成一對信號（時鐘和幀同步），各單元功能相同且獨立工作。

10. 數(shù)字外設(shè)接口（DPI）

DPI提供與兩個串行外設(shè)接口（SPI）端口、一個通用異步接收器 - 發(fā)射器（UART）、12個標(biāo)志、一個2線接口（TWI）和兩個通用定時器的連接。

11. 串行外設(shè)（兼容）接口

處理器包含兩個SPI端口，SPI是行業(yè)標(biāo)準(zhǔn)的同步串行鏈路，支持主從模式，可在多主環(huán)境中與其他SPI兼容設(shè)備通信。

12. UART端口

處理器提供一個全雙工UART端口，與PC標(biāo)準(zhǔn)UART完全兼容，支持全雙工、DMA支持的異步串行數(shù)據(jù)傳輸，具有多處理器通信能力，支持5至8個數(shù)據(jù)位、1或2個停止位以及無、偶或奇校驗。

13. 外設(shè)定時器

兩個通用定時器可生成周期性中斷，可獨立設(shè)置為三種模式之一：脈沖波形生成模式、脈沖寬度計數(shù)/捕獲模式和外部事件看門狗模式。

14. 2線接口端口（TWI）

TWI是一個雙向2線串行總線，用于移動8位數(shù)據(jù)，同時符合I2C總線協(xié)議。TWI主設(shè)備具有同時主從操作、數(shù)字濾波和定時事件處理、7位尋址、100 kbps和400 kbps數(shù)據(jù)速率以及低中斷率等特點。

四、I/O處理器特性

1. DMA控制器

處理器的片上DMA控制器允許在無需處理器干預(yù)的情況下進行數(shù)據(jù)傳輸，獨立于處理器核心運行，可在核心執(zhí)行程序指令的同時進行DMA操作。DMA傳輸可在處理器內(nèi)部內(nèi)存與串行端口、SPI端口、IDP、并行數(shù)據(jù)采集端口（PDAP）或UART之間進行。

2. 延遲線DMA

處理器提供延遲線DMA功能，允許處理器以有限的核心交互對外部延遲線緩沖區(qū)（即外部內(nèi)存）進行讀寫操作。

3. 分散/聚集DMA

ADSP - 2137x處理器提供分散/聚集DMA功能，允許處理器對非連續(xù)內(nèi)存塊進行DMA讀寫操作。

五、系統(tǒng)設(shè)計

1. 程序啟動

處理器的內(nèi)部內(nèi)存可在系統(tǒng)上電時通過外部端口從8位EPROM、SPI主設(shè)備或SPI從設(shè)備啟動。啟動方式由BOOT_CFG1 - 0引腳確定。“運行復(fù)位”功能允許程序?qū)μ幚砥骱诵暮屯庠O(shè)進行復(fù)位，但不復(fù)位PLL和SDRAM控制器，也不進行啟動。

2. 電源供應(yīng)

處理器的內(nèi)部（VDDINT）和外部（VDDEXT）電源供應(yīng)有獨立的連接。內(nèi)部電源必須滿足1.2 V要求，外部電源必須滿足3.3 V要求，所有外部電源引腳必須連接到同一電源。

3. 目標(biāo)板JTAG仿真器連接器

Analog Devices的JTAG仿真器使用處理器的IEEE 1149.1 JTAG測試訪問端口，可在仿真期間監(jiān)控和控制目標(biāo)板處理器，以全處理器速度進行仿真，允許檢查和修改內(nèi)存、寄存器和處理器堆棧。

六、開發(fā)工具

1. 集成開發(fā)環(huán)境（IDEs）

Analog Devices提供兩種IDE，CrossCore Embedded Studio基于Eclipse框架，支持大多數(shù)Analog Devices處理器系列，是未來處理器（包括多核設(shè)備）的首選IDE；VisualDSP++支持CrossCore Embedded Studio發(fā)布之前的處理器系列，包含Analog Devices VDK實時操作系統(tǒng)和開源TCP/IP堆棧，但不支持未來的Analog Devices處理器。

2. EZ - KIT Lite評估板

Analog Devices提供多種EZ - KIT Lite評估板，包括處理器和關(guān)鍵外設(shè)，支持片上仿真功能和其他評估與開發(fā)特性。還有各種EZ - Extenders子卡，提供額外的專業(yè)功能，如音頻和視頻處理。

3. EZ - KIT Lite評估套件

Analog Devices提供一系列EZ - KIT Lite評估套件，每個套件包括EZ - KIT Lite評估板、下載可用IDE評估版本的說明、USB電纜和電源。用戶可通過IDE評估套件在板上處理器進行仿真、下載、執(zhí)行和調(diào)試程序，還支持對板上閃存設(shè)備進行在線編程。

4. CrossCore Embedded Studio軟件插件

Analog Devices提供與CrossCore Embedded Studio無縫集成的軟件插件，包括評估硬件的板支持包、各種中間件包和算法模塊，可擴展其功能并減少開發(fā)時間。

七、引腳功能描述

文檔詳細描述了處理器各引腳的功能，包括地址、數(shù)據(jù)、時鐘、控制等引腳，以及它們在復(fù)位期間和之后的狀態(tài)。這些引腳的正確連接和配置對于處理器的正常運行至關(guān)重要。

八、規(guī)格參數(shù)

1. 工作條件

包括內(nèi)部（核心）電源電壓、外部（I/O）電源電壓、輸入輸出電壓、結(jié)溫等參數(shù)，不同工作頻率和電壓下有不同的取值范圍。

2. 電氣特性

如高電平輸出電壓、低電平輸出電壓、高電平輸入電流、低電平輸入電流等，這些參數(shù)反映了處理器的電氣性能。

3. 時序規(guī)格

涵蓋了各種信號的時序要求和開關(guān)特性，如時鐘輸入、復(fù)位、核心定時器、中斷、PWM等，確保處理器與其他設(shè)備的正確交互。

4. 輸出驅(qū)動電流

給出了處理器輸出驅(qū)動器的典型I - V特性曲線，反映了其電流驅(qū)動能力與輸出電壓的關(guān)系。

5. 測試條件

包括交流信號規(guī)格（時序參數(shù)）的測試條件，如輸出禁用時間、輸出啟用時間和電容負載等。

6. 電容負載

輸出延遲和保持時間基于標(biāo)準(zhǔn)電容負載（所有引腳30 pF），并給出了輸出延遲和保持隨負載電容變化的圖形。

7. 熱特性

處理器在指定的溫度范圍內(nèi)工作，文檔提供了熱特性參數(shù)，如結(jié)到環(huán)境熱阻、結(jié)到外殼熱阻等，可用于計算設(shè)備的結(jié)溫。

九、總結(jié)

ADSP - 21371/ADSP - 21375 SHARC處理器以其高性能、豐富的功能和靈活的架構(gòu)，為電子工程師在音頻處理、醫(yī)療成像、通信等多個領(lǐng)域的設(shè)計提供了強大的支持。通過深入了解其核心架構(gòu)、外設(shè)功能、系統(tǒng)設(shè)計和開發(fā)工具等方面，工程師們能夠充分發(fā)揮該處理器的優(yōu)勢，開發(fā)出更具競爭力的產(chǎn)品。在實際應(yīng)用中，我們需要根據(jù)具體需求合理選擇處理器型號，并注意其工作條件和電氣特性，以確保系統(tǒng)的穩(wěn)定運行。大家在使用這款處理器的過程中，有沒有遇到過什么有趣的問題或者獨特的應(yīng)用場景呢？歡迎在評論區(qū)分享交流。