AD4853：高性能4通道數(shù)據(jù)采集系統(tǒng)的深度解析

在電子設(shè)計領(lǐng)域，數(shù)據(jù)采集系統(tǒng)（DAS）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討一款功能強大的DAS——AD4853，它在眾多應(yīng)用場景中展現(xiàn)出卓越的性能。

文件下載：AD4853.pdf

一、AD4853概述

AD4853是一款全緩沖、4通道同時采樣、16位、1MSPS的數(shù)據(jù)采集系統(tǒng)，具備差分、寬共模范圍輸入的特性。其功能架構(gòu)設(shè)計精妙，從功能框圖中可以清晰看到各個模塊的協(xié)同工作。它采用5V低壓電源、靈活的輸入緩沖電源，并配備精密低漂移的內(nèi)部參考和參考緩沖，使得每個通道的SoftSpan范圍能夠獨立配置，以匹配應(yīng)用信號的擺動，大大減少了額外的外部信號調(diào)理需求。

為了進一步提升單轉(zhuǎn)換動態(tài)范圍，AD4853引入了無縫高動態(tài)范圍（SHDR）技術(shù)。當(dāng)該技術(shù)啟用時，通道的輸入信號路徑增益會根據(jù)每個樣本進行自動優(yōu)化，在不影響線性度的前提下，將每個樣本的轉(zhuǎn)換器噪聲降至最低。

二、關(guān)鍵特性剖析

2.1 采樣與精度

• 同時采樣：4個通道能夠同時采樣，這對于需要同步采集多個信號的應(yīng)用至關(guān)重要，例如自動測試設(shè)備、航空航天等領(lǐng)域。
• 高精度：具有±160μV的積分非線性（INL），在16位分辨率下無缺失碼，信號噪聲比（SNR）達到94.6dB，動態(tài)范圍為98.1dB，這些指標(biāo)確保了在高精度、高吞吐量和高精密要求的應(yīng)用中表現(xiàn)出色。
• 寬輸入范圍：輸入信號的靈活性極高，其11MHz帶寬、皮安級輸入模擬緩沖器、寬輸入共模范圍以及120dB的共模抑制比（CMRR），使得DAS能夠直接數(shù)字化INx+和INx - 上具有任意擺動的輸入信號。

2.2 電源與功耗

• 靈活的電源配置：AD4853的緩沖電源VCC和VEE非常靈活，可根據(jù)應(yīng)用信號擺動要求進行選擇，無需額外的信號調(diào)理。電源可以圍繞地不對稱偏置，甚至VEE引腳可以直接連接到GND。
• 低功耗：在1MSPS的采樣率下，每個通道的功耗僅為57mW，并且功耗會隨著吞吐量進行調(diào)整。此外，還提供了可選的休眠和掉電模式，進一步降低非活動期間的功耗。

2.3 數(shù)字處理功能

• 16位過采樣：可選的16位過采樣功能能夠進一步提高SNR和動態(tài)范圍，適用于對噪聲要求苛刻的應(yīng)用。
• 通道調(diào)整：支持每個通道的偏移、增益和相位調(diào)整，可校正DAS上游的系統(tǒng)級誤差。

2.4 接口與輸出

• SPI配置總線：擁有專用的SPI寄存器配置總線（0.9V至5.25V），方便進行設(shè)備的配置和控制。
• 數(shù)據(jù)輸出選擇：支持LVDS和CMOS轉(zhuǎn)換數(shù)據(jù)輸出總線，可通過引腳進行選擇。在CMOS模式下，可使用1至4條數(shù)據(jù)線輸出，優(yōu)化總線寬度和吞吐量。

三、工作原理詳解

3.1 轉(zhuǎn)換操作

AD4853的工作分為采集和轉(zhuǎn)換兩個階段。在采集階段，每個通道的采樣保持電路中的采樣電容連接到各自的模擬輸入緩沖器，跟蹤差分輸入電壓（VINx+ - VINx - ）。當(dāng)CNV引腳出現(xiàn)上升沿時，所有采樣保持電路從跟蹤模式切換到保持模式，同時對所有通道的輸入信號進行采樣并啟動轉(zhuǎn)換。在轉(zhuǎn)換階段，每個通道的采樣電容連接到16位電荷再分配電容數(shù)模轉(zhuǎn)換器（CDAC），通過逐次逼近算法將采樣的輸入電壓與通道SoftSpan滿量程范圍的二進制加權(quán)分數(shù)進行比較，最終輸出近似的數(shù)字代碼。

3.2 SoftSpan配置

每個通道可以獨立配置16種SoftSpan范圍，根據(jù)所需的差分模擬輸入范圍進行選擇。默認情況下，所有通道為SoftSpan 15，對應(yīng)標(biāo)稱的±40V雙極性輸入范圍。通過向相應(yīng)的寄存器地址寫入4位SoftSpan代碼，即可配置通道的不同范圍。

3.3 無縫高動態(tài)范圍（SHDR）

SHDR是一種專有技術(shù)，能夠在每個樣本的基礎(chǔ)上提供盡可能低的輸入?yún)⒖嫁D(zhuǎn)換噪聲。當(dāng)SHDR禁用時，每個通道的SoftSpan范圍自動定義一個固定的轉(zhuǎn)換器模擬信號增益，應(yīng)用于該通道的每個樣本。而當(dāng)SHDR啟用時，轉(zhuǎn)換器會根據(jù)每個樣本的差分電壓動態(tài)調(diào)整模擬信號增益。對于接近所選SoftSpan范圍最大值的差分電壓，采用的增益與SHDR禁用時相同；對于幅值較低的樣本，轉(zhuǎn)換器會自動增加增益，從而降低這些樣本的輸入?yún)⒖嫁D(zhuǎn)換噪聲，提高動態(tài)范圍。

3.4 數(shù)字處理特性

• 過采樣模式：默認情況下，AD4853工作在非過采樣模式。在過采樣模式下，它會計算每個通道多個轉(zhuǎn)換結(jié)果的數(shù)字平均值，所有通道共享一個共同的過采樣比，并且只有每個通道的平均結(jié)果可供讀取。過采樣模式適用于需要低噪聲和高動態(tài)范圍的應(yīng)用，同時還支持可選的數(shù)字相位校正。
• 數(shù)字偏移校正：每個通道可以獨立編程，為每個轉(zhuǎn)換結(jié)果添加一個16位有符號數(shù)字偏移校正值，用于校正DAS模擬輸入上游的固定偏移誤差。
• 數(shù)字增益校正：每個通道可以獨立應(yīng)用數(shù)字增益校正因子，校正DAS模擬輸入上游的固定增益誤差。
• 數(shù)字相位校正：在過采樣模式下，每個通道可以獨立應(yīng)用數(shù)字相位校正項，補償DAS模擬輸入上游的相位誤差。
• 通道過范圍和欠范圍限制：每個通道的轉(zhuǎn)換結(jié)果會與16位有符號過范圍和欠范圍限制進行比較。如果檢測到任何超出范圍的轉(zhuǎn)換結(jié)果，相應(yīng)的標(biāo)志位會在CH_OR_STATUS寄存器或CH_UR_STATUS寄存器中設(shè)置。

四、應(yīng)用信息

4.1 緩沖模擬輸入

AD4853的每個通道能夠在寬共模輸入范圍內(nèi)同時采樣其模擬輸入引腳之間的電壓差，高CMRR能夠衰減兩個輸入共有的不需要信號。寬共模輸入范圍和高CMRR使得INx+和INx - 模擬輸入可以任意擺動，只要每個引腳保持在（VEE + 3.2V）和（VCC - 3.2V）之間。這一特性簡化了信號鏈設(shè)計，能夠接受各種信號擺動，包括傳統(tǒng)的模擬輸入信號類型。

4.2 模擬輸入驅(qū)動電路

緩沖輸入級提供了高度的瞬態(tài)隔離，大多數(shù)阻抗小于10kΩ的傳感器、信號調(diào)理放大器和濾波器網(wǎng)絡(luò)可以直接驅(qū)動4pF的模擬輸入電容。對于更高阻抗和慢穩(wěn)定電路，在模擬輸入引腳和GND引腳之間添加一個680pF的電容可以保持AD4853的全直流精度。

4.3 模擬輸入過驅(qū)動容限

在任何通道上驅(qū)動模擬輸入大于VCC電源，電流高達10mA不會影響其他通道的轉(zhuǎn)換結(jié)果。但驅(qū)動模擬輸入小于VEE電源可能會破壞其他通道的轉(zhuǎn)換結(jié)果。在（VCC - VEE）> 44V的應(yīng)用中，建議在每個INx+和INx - 引腳串聯(lián)一個外部電阻（例如100Ω至1000Ω），以在故障條件下將閂鎖電流限制在±10mA以下。

4.4 模擬輸入濾波

AD4853的真高阻抗模擬輸入能夠適應(yīng)各種無源或有源信號調(diào)理濾波器。其緩沖DAS輸入具有11MHz的模擬帶寬，對外部濾波器沒有特定的帶寬要求，因此外部輸入濾波器可以獨立優(yōu)化，以減少信號鏈噪聲和干擾。

4.5 DAS參考

AD4853支持三種參考配置：內(nèi)部帶隙參考和參考緩沖、外部參考和內(nèi)部參考緩沖、外部參考和外部參考緩沖。大多數(shù)應(yīng)用采用內(nèi)部帶隙參考和參考緩沖，這是AD4853的默認配置。對于需要更好初始精度和/或更低參考溫度漂移的應(yīng)用，可以禁用內(nèi)部帶隙參考，用外部參考驅(qū)動REFIO引腳。

4.6 電源考慮

AD4853需要五個電源：VCC和VEE（正負模擬輸入緩沖電源）、VDD（5V核心電源）、VDDH（或VDDL）（1.8V LDO或1.8V核心電源）、VIO（數(shù)字輸入和輸出電源）。所有五個電源都有內(nèi)部旁路電容，無需額外的外部旁路。

4.7 時序和控制

AD4853的采樣和轉(zhuǎn)換由CNV引腳控制。CNV引腳的上升沿將所有通道的采樣保持電路從跟蹤模式切換到保持模式，同時采樣所有通道的輸入信號并啟動轉(zhuǎn)換。轉(zhuǎn)換器狀態(tài)由BUSY輸出指示，轉(zhuǎn)換開始時BUSY引腳變?yōu)楦唠娖?，轉(zhuǎn)換完成后變?yōu)榈碗娖健?/p>

4.8 休眠模式和掉電模式

• 休眠模式：轉(zhuǎn)換完成后，AD4853可以進入休眠模式，以降低轉(zhuǎn)換之間的功耗。在該模式下，部分設(shè)備電路關(guān)閉，包括與采樣模擬輸入信號相關(guān)的電路。
• 掉電模式：當(dāng)PD引腳置高或Device Configuration Register中的PWR_MODE位設(shè)置為0x3時，AD4853進入掉電模式，后續(xù)的轉(zhuǎn)換請求將被忽略。

4.9 通道睡眠

每個通道可以獨立進入睡眠模式，以降低功耗。睡眠模式下，通道的輸入緩沖器和ADC處于低功耗待機狀態(tài)，轉(zhuǎn)換請求將被忽略。

4.10 復(fù)位時序

AD4853可以執(zhí)行全局復(fù)位，相當(dāng)于POR事件，無需循環(huán)電源。通過兩次將PD引腳置高而不進行中間轉(zhuǎn)換，或者使用Device Configuration Register中的PWR_MODE位進入、退出并重新進入掉電模式，都可以觸發(fā)全局復(fù)位。

五、數(shù)字接口

5.1 CMOS轉(zhuǎn)換數(shù)據(jù)輸出模式

AD4853支持CMOS和LVDS串行轉(zhuǎn)換數(shù)據(jù)輸出接口，可通過LVDS/CMOS引腳選擇。在CMOS轉(zhuǎn)換數(shù)據(jù)輸出模式下，串行CMOS轉(zhuǎn)換數(shù)據(jù)輸出總線由串行時鐘輸入（SCKI）、串行時鐘輸出（SCKO）和四個串行數(shù)據(jù)輸出通道（SDO0至SDO3）組成。通信在預(yù)定義的數(shù)據(jù)事務(wù)窗口內(nèi)進行，設(shè)備輸出包含轉(zhuǎn)換或過采樣結(jié)果、可選通道配置和設(shè)備狀態(tài)信息的用戶可配置數(shù)據(jù)包。

5.2 LVDS轉(zhuǎn)換數(shù)據(jù)輸出模式

在LVDS轉(zhuǎn)換數(shù)據(jù)輸出模式下，信息通過正負極性信號對進行傳輸，位以差分方式編碼。串行LVDS轉(zhuǎn)換數(shù)據(jù)輸出總線由差分串行時鐘輸入對（SCKI+和SCKI - ）、差分串行時鐘輸出對（SCKO+和SCKO - ）和差分串行數(shù)據(jù)輸出對（SDO+和SDO - ）組成。通信同樣在預(yù)定義的數(shù)據(jù)事務(wù)窗口內(nèi)進行，設(shè)備輸出用戶可配置數(shù)據(jù)包。

5.3 數(shù)據(jù)包格式

數(shù)據(jù)在CMOS和LVDS轉(zhuǎn)換數(shù)據(jù)輸出總線上以四個通道數(shù)據(jù)包和一個第五狀態(tài)數(shù)據(jù)包的形式進行封裝。AD4853提供兩種用戶可選的數(shù)據(jù)包大小：16位和24位。數(shù)據(jù)包數(shù)據(jù)格式取決于數(shù)據(jù)包大小、過采樣模式和測試模式配置。

5.4 SPI寄存器配置總線

SPI寄存器配置總線允許數(shù)字主機讀取和寫入AD4853的內(nèi)存映射寄存器。該總線獨立于CMOS或LVDS轉(zhuǎn)換數(shù)據(jù)輸出總線。設(shè)備上電或全局復(fù)位后，SPI寄存器配置總線默認工作在3線模式，可通過設(shè)置SPI Configuration A Register中的CSDO_EN位為1來啟用4線模式。

六、寄存器總結(jié)

AD4853具有可編程的用戶寄存器，用于配置設(shè)備和監(jiān)控其狀態(tài)。這些寄存器可以通過SPI寄存器配置總線進行訪問。寄存器包括SPI配置寄存器、設(shè)備配置寄存器、通道配置寄存器等，每個寄存器都有特定的功能和位描述。

七、總結(jié)

AD4853以其高性能、靈活性和豐富的功能，成為眾多應(yīng)用領(lǐng)域的理想選擇。無論是自動測試設(shè)備、航空航天、儀器儀表和控制系統(tǒng)，還是半導(dǎo)體制造、測試和測量等領(lǐng)域，AD4853都能夠提供高精度、高吞吐量的數(shù)據(jù)采集解決方案。電子工程師在設(shè)計過程中，可以根據(jù)具體應(yīng)用需求，充分利用AD4853的各種特性，實現(xiàn)優(yōu)化的系統(tǒng)設(shè)計。

你在使用AD4853的過程中遇到過哪些挑戰(zhàn)？是否有獨特的應(yīng)用案例分享？歡迎在評論區(qū)留言交流。