AD4854：高性能4通道同步采樣20位1MSPS數(shù)據(jù)采集系統(tǒng)解析

在電子設(shè)計(jì)領(lǐng)域，數(shù)據(jù)采集系統(tǒng)（DAS）的性能直接影響著整個系統(tǒng)的精度和可靠性。AD4854作為一款功能強(qiáng)大的DAS，為工程師們提供了諸多先進(jìn)特性和靈活配置選項(xiàng)。今天，我們就來深入了解一下這款芯片。

文件下載：AD4854.pdf

一、AD4854概述

AD4854是一款全緩沖、4通道同步采樣、20位、1MSPS的數(shù)據(jù)采集系統(tǒng)，具備差分、寬共模范圍輸入。它采用5V低壓電源和靈活的輸入緩沖電源，搭配精密低漂移的內(nèi)部參考和參考緩沖器，能獨(dú)立配置每個通道的SoftSpan范圍，以匹配應(yīng)用信號的擺動，減少額外的外部信號調(diào)理。

為了進(jìn)一步提高單轉(zhuǎn)換動態(tài)范圍，AD4854采用了無縫高動態(tài)范圍（SHDR）技術(shù)。啟用該技術(shù)后，通道的輸入信號路徑增益會逐樣本自動優(yōu)化，在不影響線性度的情況下，將每個樣本的轉(zhuǎn)換器噪聲降至最低。

二、關(guān)鍵特性剖析

2.1 高精度與高動態(tài)范圍

• 分辨率與線性度：AD4854擁有20位分辨率，積分非線性（INL）典型值為±160μV（±40V范圍），無漏碼現(xiàn)象，確保了高精度的數(shù)據(jù)采集。
• 動態(tài)范圍與信噪比：單轉(zhuǎn)換動態(tài)范圍典型值為111.4dB（±40V范圍），信噪比（SNR）典型值為97.2dB（±40V范圍），能有效抑制噪聲，提高信號質(zhì)量。
• 總諧波失真：總諧波失真（THD）典型值為 -117dB（±40V范圍），保證了信號的純凈度。

2.2 靈活的輸入配置

• SoftSpan范圍：每個通道可獨(dú)立配置16種SoftSpan范圍，包括雙極性和單極性，如±40V、±25V、±20V等，滿足不同應(yīng)用場景的需求。
• 寬共模輸入范圍：輸入共模范圍為((V{EE}+3.2 V)) 至 ((V{CC}-3.2 V)) ，高共模抑制比（CMRR）典型值為120dB，能有效抑制共模干擾。

2.3 低功耗設(shè)計(jì)

每個通道在1MSPS采樣率下功耗僅為57mW，且功耗隨吞吐量可調(diào)節(jié)，還支持可選的休眠和掉電模式，進(jìn)一步降低功耗。

2.4 數(shù)字處理特性

• 24位過采樣：可選的24位過采樣功能可進(jìn)一步提高信噪比和動態(tài)范圍。
• 偏移、增益和相位校正：支持每個通道的偏移、增益和相位調(diào)整，可校正系統(tǒng)級誤差。

2.5 接口靈活性

• SPI寄存器配置總線：支持0.9V至5.25V的SPI寄存器配置總線，方便進(jìn)行設(shè)備配置。
• LVDS和CMOS轉(zhuǎn)換數(shù)據(jù)輸出：可通過LVDS/CMOS引腳選擇LVDS或CMOS轉(zhuǎn)換數(shù)據(jù)輸出模式，在CMOS模式下可使用1至4條數(shù)據(jù)線輸出，優(yōu)化總線寬度和吞吐量。

三、工作原理詳解

3.1 轉(zhuǎn)換操作

AD4854的工作分為采集和轉(zhuǎn)換兩個階段。在采集階段，各通道的采樣保持電路中的采樣電容連接到各自的模擬輸入緩沖器，跟蹤差分輸入電壓。當(dāng)CNV引腳上升沿到來時，采樣保持電路從跟蹤模式切換到保持模式，同時對所有通道的輸入信號進(jìn)行采樣并啟動轉(zhuǎn)換。在轉(zhuǎn)換階段，每個通道的采樣電容連接到20位電荷再分配電容數(shù)模轉(zhuǎn)換器（CDAC），通過逐次逼近算法將采樣的輸入電壓與通道SoftSpan滿量程范圍的二進(jìn)制加權(quán)分?jǐn)?shù)進(jìn)行比較，最終輸出近似的數(shù)字代碼。

3.2 SoftSpan配置

每個通道可獨(dú)立配置16種SoftSpan范圍，通過向相應(yīng)的寄存器地址寫入4位SoftSpan代碼來選擇。默認(rèn)情況下，所有通道為SoftSpan 15，對應(yīng)標(biāo)稱±40V雙極性輸入范圍。

3.3 無縫高動態(tài)范圍（SHDR）

SHDR是一種專有技術(shù)，能逐樣本提供盡可能低的輸入?yún)⒖嫁D(zhuǎn)換噪聲。禁用SHDR時，每個通道的SoftSpan范圍自動定義一個固定的轉(zhuǎn)換器模擬信號增益，應(yīng)用于該通道的每個樣本。啟用SHDR后，轉(zhuǎn)換器會根據(jù)每個樣本的差分電壓動態(tài)調(diào)整模擬信號增益，對于差分電壓接近所選SoftSpan范圍最大值的樣本，采用與禁用SHDR時相同的增益；對于幅值較低的樣本，自動增加增益，從而降低這些樣本的輸入?yún)⒖嫁D(zhuǎn)換噪聲，提高動態(tài)范圍。

3.4 數(shù)字處理功能

• 過采樣模式：默認(rèn)工作在非過采樣模式，啟用過采樣模式后，AD4854會對每個通道的多個轉(zhuǎn)換結(jié)果進(jìn)行數(shù)字平均，所有通道共享一個通用的過采樣比，僅輸出每個通道的平均結(jié)果。過采樣模式適用于需要更低噪聲和更高動態(tài)范圍的應(yīng)用。
• 數(shù)字偏移校正：每個通道可獨(dú)立編程添加20位有符號數(shù)字偏移校正值，用于校正DAS模擬輸入上游的固定偏移誤差。
• 數(shù)字增益校正：每個通道可獨(dú)立編程應(yīng)用16位無符號數(shù)字增益校正因子，用于校正DAS模擬輸入上游的固定增益誤差。
• 數(shù)字相位校正：在過采樣模式下，每個通道可獨(dú)立編程應(yīng)用16位無符號相位校正項(xiàng)，補(bǔ)償DAS模擬輸入上游的相位誤差。

四、應(yīng)用信息

4.1 緩沖模擬輸入

AD4854的每個通道可在寬共模輸入范圍內(nèi)同時采樣其模擬輸入引腳之間的電壓差，高CMRR可衰減兩個輸入共有的不需要信號。寬共模輸入范圍和高CMRR使INx+和INx - 模擬輸入能夠以任意關(guān)系擺動，只要每個引腳保持在 ((V{EE}+3.2 V)) 和 ((V{CC}-3.2 V)) 之間。此外，緩沖器 (V{CC}) 和 (V{EE}) 電源的寬工作范圍提供了進(jìn)一步的輸入共模靈活性，可根據(jù)具體應(yīng)用需求調(diào)整絕對輸入范圍。

4.2 模擬輸入驅(qū)動電路

AD4854的緩沖輸入級對采樣過程具有高度的瞬態(tài)隔離能力。大多數(shù)阻抗小于10kΩ的傳感器、信號調(diào)理放大器和濾波網(wǎng)絡(luò)可直接驅(qū)動4pF的模擬輸入電容。對于更高阻抗和慢穩(wěn)定電路，可在模擬輸入引腳和GND引腳之間添加680pF電容，以保持AD4854的全直流精度。

4.3 模擬輸入過驅(qū)動容限

在任何通道上驅(qū)動模擬輸入大于 (V{CC}) 電源至10mA不會影響其他通道的轉(zhuǎn)換結(jié)果，但驅(qū)動模擬輸入小于 (V{EE}) 可能會損壞其他通道的轉(zhuǎn)換結(jié)果。在 ((V{CC}-V{EE})>44 V) 的應(yīng)用中，建議在每個INx+和INx - 引腳串聯(lián)一個外部電阻（如100Ω至1000Ω），以在故障條件下將閂鎖電流限制在±10mA以下。

4.4 模擬輸入濾波

AD4854的真高阻抗模擬輸入可適應(yīng)各種無源或有源信號調(diào)理濾波器。其緩沖DAS輸入具有11MHz的模擬帶寬，對外部濾波器沒有特定的帶寬要求，外部輸入濾波器可獨(dú)立優(yōu)化，以降低信號鏈噪聲和干擾。常見的濾波器配置是簡單的抗混疊和降噪RC濾波器，其極點(diǎn)位于采樣頻率的一半。

4.5 DAS參考

AD4854支持三種參考配置：內(nèi)部帶隙參考和參考緩沖器、外部參考和內(nèi)部參考緩沖器、外部參考和外部參考緩沖器。大多數(shù)應(yīng)用采用內(nèi)部帶隙參考和參考緩沖器，這是AD4854的默認(rèn)配置。對于需要更好初始精度和/或更低參考溫度漂移的應(yīng)用，可禁用內(nèi)部帶隙參考，用外部參考驅(qū)動REFIO引腳。

4.6 電源考慮

AD4854需要五個電源： (V{CC}) 和 (V{EE}) （正負(fù)模擬輸入緩沖電源）、 (V{DD}) （5V核心電源）、 (V{DDH}) （或 (V{DDL}) ）（1.8V LDO或1.8V核心電源）、 (V{IO}) （數(shù)字輸入和輸出電源）。所有五個電源都有內(nèi)部旁路電容，無需額外的外部旁路。

4.7 時序和控制

AD4854的采樣和轉(zhuǎn)換由CNV引腳控制。CNV引腳的上升沿將所有通道的采樣保持電路從跟蹤模式切換到保持模式，同時采樣所有通道的輸入信號并啟動轉(zhuǎn)換。轉(zhuǎn)換開始后，除非重置DAS，否則無法提前終止。為獲得最佳性能，應(yīng)使用干凈、低抖動的信號驅(qū)動CNV引腳，并避免在CNV引腳上升沿前后的數(shù)據(jù)輸入和輸出線上發(fā)生轉(zhuǎn)換。此外，在CNV引腳上升沿前后100ns內(nèi)，應(yīng)避免模擬輸入出現(xiàn)高轉(zhuǎn)換速率。轉(zhuǎn)換器狀態(tài)由BUSY輸出指示，BUSY在每次轉(zhuǎn)換開始時從低電平變?yōu)楦唠娖剑钡睫D(zhuǎn)換完成后再變?yōu)榈碗娖健?/p>

4.8 數(shù)字接口

AD4854支持CMOS和LVDS串行轉(zhuǎn)換數(shù)據(jù)輸出接口，可通過LVDS/CMOS引腳選擇。靈活的 (V_{IO}) 電源允許AD4854與0.9V至5.25V的CMOS邏輯通信，LVDS接口支持低噪聲數(shù)字系統(tǒng)。在CMOS轉(zhuǎn)換數(shù)據(jù)輸出模式下，應(yīng)用可使用1至4條串行數(shù)據(jù)線輸出，優(yōu)化總線寬度和轉(zhuǎn)換數(shù)據(jù)吞吐量。

五、寄存器配置

AD4854具有可編程的用戶寄存器，可通過SPI寄存器配置總線進(jìn)行訪問。這些寄存器用于配置設(shè)備和監(jiān)控其狀態(tài)，包括SPI配置、設(shè)備配置、通道配置等。詳細(xì)的寄存器描述和位定義可參考數(shù)據(jù)手冊中的寄存器總結(jié)和寄存器詳細(xì)信息部分。

六、總結(jié)

AD4854以其高精度、高動態(tài)范圍、靈活的輸入配置、低功耗和豐富的數(shù)字處理特性，為電子工程師在數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)中提供了強(qiáng)大的解決方案。無論是自動測試設(shè)備、航空航天、儀器儀表和控制系統(tǒng)，還是半導(dǎo)體制造和測試測量等領(lǐng)域，AD4854都能發(fā)揮重要作用。在實(shí)際應(yīng)用中，工程師們需要根據(jù)具體需求合理配置AD4854的各項(xiàng)參數(shù)，以充分發(fā)揮其性能優(yōu)勢。

你在使用AD4854過程中遇到過哪些問題？或者對它的某個特性有更深入的疑問嗎？歡迎在評論區(qū)留言討論。