探索AK5552：2通道差分32位ΔΣ ADC的卓越性能與應用

在當今數(shù)字化音頻系統(tǒng)的浪潮中，高性能的A/D轉換器是實現(xiàn)優(yōu)質(zhì)音頻處理的關鍵。Asahi KASEI的AK5552作為一款2通道差分32位ΔΣ ADC，憑借其出色的性能和豐富的功能，在音頻領域展現(xiàn)出了強大的競爭力。今天，我們就來深入了解一下這款產(chǎn)品。

文件下載：AK5552VN.pdf

產(chǎn)品概述

AK5552屬于AK555x系列，專為數(shù)字音頻系統(tǒng)打造。它具備32位分辨率和768 kHz的采樣率，能夠?qū)崿F(xiàn)115 dB的動態(tài)范圍和106 dB的S/(N+D)，同時還保持了低功耗的優(yōu)勢。該芯片集成了2通道A/D轉換器，適用于混音器和多通道錄音機等設備。此外，它還集成了四種數(shù)字濾波器，可根據(jù)音質(zhì)偏好進行選擇，并且支持TDM音頻格式，方便與DSP連接，同時還支持高達11.2MHz的DSD輸出。通過通道求和模式，能夠進一步提升動態(tài)范圍性能，在2對1模式下，動態(tài)范圍可提高至118 dB。

產(chǎn)品特性

電氣特性

• 采樣率：支持8 kHz - 768 kHz的寬采樣率范圍，能夠滿足不同音頻應用的需求。
• 輸入：采用全差分輸入，有效抑制共模干擾，提高信號質(zhì)量。
• S/(N+D)和DR：S/(N+D)達到106 dB，動態(tài)范圍（DR）為115 dB（2對1模式下為118 dB），S/N同樣為115 dB（2對1模式下為118 dB），確保了高保真的音頻轉換。
• 內(nèi)部濾波器：提供四種類型的LPF和數(shù)字HPF，可根據(jù)具體應用選擇合適的濾波器特性。
• 電源：模擬電源為4.5 - 5.5 V，數(shù)字電源根據(jù)LDOE引腳設置，可為1.7 - 1.98 V或3.0 - 3.6 V。

  輸出格式

• PCM模式：支持24/32位MSB對齊，I2S或TDM格式。
• DSD模式：支持DSD Native 64、128、256格式。

  其他特性

• TDM模式：通過優(yōu)化的數(shù)據(jù)放置模式，實現(xiàn)TDM模式下的最大時隙效率。
• 級聯(lián)TDM I/F：支持TDM512（fs = 48 kHz）、TDM256（fs = 96 kHz或48 kHz）、TDM126（fs = 192 kHz、96 kHz或48 kHz）。
• 操作模式：具備主模式和從模式，可靈活適應不同的系統(tǒng)架構。
• 檢測功能：擁有輸入溢出標志檢測功能，方便監(jiān)測輸入信號狀態(tài)。
• 串行接口：支持3線串行和I2C μP I/F，引腳設置靈活。
• 功耗：在AVDD = 5.0 V，TVDD = 3.3 V，fs = 48 kHz的條件下，功耗僅為83 mW。
• 封裝：采用48引腳QFN封裝，節(jié)省電路板空間。

引腳配置與功能

AK5552的引腳配置豐富且復雜，每個引腳都有其特定的功能。例如，AIN1P和AIN1N、AIN2P和AIN2N分別為通道1和通道2的正負輸入引腳；MCLK為主時鐘輸入引腳，為芯片提供時鐘信號；TDMIN/DSDOR1在PCM模式下為TDM數(shù)據(jù)輸入引腳，在DSD模式下為AIN2的音頻串行數(shù)據(jù)輸出引腳等。同時，對于未使用的引腳，在PCM模式和DSD模式下都有相應的處理方式，如將模擬未使用引腳連接到AVSS，數(shù)字未使用引腳連接到DVSS等，以確保芯片的穩(wěn)定運行。

性能指標

模擬特性

在典型工作條件下（Ta = 25°C，AVDD = 5.0 V，TVDD = 3.3 V，fs = 48 kHz，BICK = 64 fs，信號頻率 = 1 kHz，24位數(shù)據(jù)），該芯片展現(xiàn)出了優(yōu)秀的模擬性能。分辨率達到32位，輸入電壓范圍為±2.7 - ±2.9 Vpp，不同采樣率和輸入電平下的S/(N+D)和S/N表現(xiàn)良好。例如，在fs = 48 kHz，BW = 20 kHz，-1dBFS輸入時，S/(N+D)為106 dB。此外，輸入電阻在DSD 64fs模式下會加倍，通道間隔離度達到110 - 120 dB，電源抑制比為60 dB，通道間增益失配小于0.5 dB。在電源電流方面，正常工作時AVDD + VREFH1、TVDD（fs = 48 kHz）等有相應的電流值，在電源關閉模式下電流大幅降低。

濾波器特性

AK5552的數(shù)字濾波器特性根據(jù)不同的采樣率和濾波器類型有所不同。以fs = 48 kHz為例，對于SHARP ROLL - OFF濾波器，通帶為0 - 24.4 kHz（+0.001/ - 0.06 dB），阻帶為27.9 kHz，阻帶衰減為85 dB，群延遲失真在0 - 20.0 kHz范圍內(nèi)為0，群延遲為19（1/fs）。不同的濾波器類型（如SLOW ROLL - OFF、SHORT DELAY SHARP ROLL - OFF、SHORT DELAY SLOW ROLL - OFF）在通帶、阻帶、阻帶衰減、群延遲失真和群延遲等方面都有各自的特點，并且這些特性會隨著采樣率的變化而按比例縮放。

直流特性

在不同的TVDD電壓范圍（3.0 - 3.6 V和1.7 - 1.98 V）下，芯片的高電平輸入電壓、低電平輸入電壓、高電平輸出電壓和低電平輸出電壓都有相應的規(guī)定。例如，當TVDD = 3.0 - 3.6 V時，高電平輸入電壓為70%TVDD，低電平輸入電壓為30%TVDD；當TVDD = 1.7 - 1.98 V時，高電平輸入電壓為80%TVDD，低電平輸入電壓為20%TVDD。同時，輸入泄漏電流最大為±10 μA。

開關特性

芯片的開關特性包括主時鐘定時、LRCK頻率、音頻接口定時等方面。主時鐘頻率范圍為2.048 - 49.152 MHz，占空比為45 - 55%。LRCK頻率在不同的工作模式（如正常模式、TDM128模式、TDM256模式、TDM512模式）和速度模式（如正常速度、雙倍速度、四倍速度等）下有不同的取值范圍，并且在主模式和從模式下也有所差異。音頻接口定時則規(guī)定了BICK周期、BICK脈沖寬度、LRCK與BICK的時間關系等參數(shù)，以確保數(shù)據(jù)的準確傳輸。

功能描述

數(shù)字核心電源

AK5552的數(shù)字核心由1.8 V電源供電。通常情況下，該電壓由內(nèi)部LDO從用于數(shù)字接口的TVDD（3.3 V）生成。通過設置LDOE引腳為“H”可開啟內(nèi)部LDO；當TVDD為1.8 V時，將LDOE引腳設置為“L”，并從VDD18引腳外部提供1.8 V電源。

輸出模式

該芯片能夠輸出PCM或DSD數(shù)據(jù)，通過DP引腳或DP位選擇輸出模式。在更改PCM/DSD模式時，需設置PW2引腳 = PW1引腳 = PW0引腳 = "L"或RSTN位 = "0"或PW2 - 1位 = "00"來重置所有通道。在PCM模式下，通過BICK和LRCK從SDTO1引腳輸出數(shù)據(jù)；在DSD模式下，通過DCLK從DSDOL1和DSDOR1引腳輸出DSD數(shù)據(jù)。

主模式和從模式

在PCM模式下，AK5552需要主時鐘（MCLK）、音頻串行數(shù)據(jù)時鐘（BICK）和輸出通道時鐘（LRCK）。主模式和從模式均可使用，通過MSN引腳控制。當MSN引腳為“H”時，芯片處于主模式，內(nèi)部從MCLK輸入生成BICK和LRCK時鐘并從相應引腳輸出；當MSN引腳為“L”時，芯片處于從模式。在DSD模式下，僅支持主模式，需要MCLK，芯片從MCLK輸入生成DCLK，并使DSD數(shù)據(jù)輸出與DCLK同步。

系統(tǒng)時鐘

PCM模式

在PCM模式下，外部系統(tǒng)時鐘包括MCLK、BICK和LRCK。MCLK頻率根據(jù)LRCK頻率和操作模式確定，可通過CKS3 - 0引腳設置采樣頻率與MCLK的頻率比。在更改時鐘模式或音頻接口格式時，需要重置所有通道。同時，芯片集成了LRCK相位檢測電路，在從模式下若內(nèi)部時序失步，會自動重置并重新同步相位。在同步多個AK5552時，需按特定的順序操作，先停止系統(tǒng)時鐘，將PDN引腳設置為“L”再到“H”使所有芯片處于重置狀態(tài)，在重置狀態(tài)下進行引腳或寄存器設置，最后輸入相同的系統(tǒng)時鐘。

DSD模式

在DSD模式下，僅支持主模式，外部時鐘僅需MCLK。芯片從MCLK輸入生成DCLK，DSD數(shù)據(jù)輸出與DCLK同步。必要的MCLK頻率為512fs和768fs（fs = 32 kHz，44.1 kHz，48 kHz），可通過DCKS引腳（位）更改MCLK頻率。上電后退出重置狀態(tài)（PDN引腳從“L”到“H”），在輸入MCLK之前，芯片處于電源關閉狀態(tài)。

音頻接口格式

PCM模式

在PCM模式下，可通過TDM1 - 0引腳（位）、MSN引腳和DIF1 - 0引腳（位）選擇48種音頻接口格式。串行數(shù)據(jù)采用MSB優(yōu)先的2補碼格式。在主模式下，SDTO1在BICK的下降沿輸出數(shù)據(jù)；在從模式下，當8 kHz ≤ fs ≤ 216 kHz時，SDTO1在BICK的下降沿輸出數(shù)據(jù)，其他條件下在BICK的上升沿輸出數(shù)據(jù)以補償延遲。音頻接口格式分為正常模式、TDM128模式、TDM256模式和TDM512模式，通過TDM1 - 0引腳（位）選擇。不同模式下，BICK頻率和數(shù)據(jù)位長度有不同的要求，可根據(jù)具體應用進行設置。

DSD模式

DSD輸出僅在主模式下可用。通過設置DSDSEL1 - 0引腳（位）可選擇DCLK頻率為64fs、128fs或256fs。設置PMOD引腳 = “H”或PMOD位 = “1”可使芯片進入相位調(diào)制模式，但DCLK頻率為256fs時不支持該模式。DCKB位控制DCLK極性。

通道求和與最優(yōu)數(shù)據(jù)放置模式

通道求和

通道求和功能通過對輸入相同信號的多通道A/D數(shù)據(jù)進行平均，提高了動態(tài)范圍和S/N性能。AK5552支持2對1模式（單聲道模式），在此模式下，通過對兩個通道進行平均，動態(tài)范圍和S/N可提高3 dB（DSD模式下為2 dB）；非求和模式（立體聲模式）則不執(zhí)行求和操作。

最優(yōu)數(shù)據(jù)放置模式

在并行控制模式下，通過ODP引腳設置控制分配到SDTO1時隙的數(shù)據(jù)。當ODP引腳為“L”時，采用固定數(shù)據(jù)放置模式，通道數(shù)據(jù)時隙分配固定；當ODP引腳為“H”時，采用最優(yōu)數(shù)據(jù)放置模式，可更有效地利用數(shù)據(jù)時隙，減少通道求和的數(shù)據(jù)冗余，提高級聯(lián)連接的設備數(shù)量。在串行控制模式下，無論ODP引腳設置如何，數(shù)據(jù)輸出均為最優(yōu)數(shù)據(jù)放置模式。

通道電源關閉與通道求和模式

并行模式

在并行模式下，通過PW2 - 0引腳和ODP引腳設置控制通道電源關閉和通道求和模式。更改ODP引腳和PW2 - 0引腳時，需將PDN引腳設置為“L”。通過設置未使用的通道為電源關閉狀態(tài)，可降低設備功耗，此時電源關閉的通道電路將被重置。當ODP引腳為“L”時，PW2 - 0引腳控制通道電源關閉和2對1模式；當ODP引腳為“H”時，芯片進入最優(yōu)數(shù)據(jù)放置模式，PW2 - 0引腳同樣控制電源關閉和2對1模式。

串行模式

在3線串行模式或I2C模式下，PW1 - 2位獨立控制AIN1 - 2通道的電源。當PWn位 = "0"（n = 1 - 2）時，AINn通道電源關閉；當PWn位 = “1”時，AINn通道正常工作。電源關閉的通道處于重置狀態(tài)，輸出全“0”。2對1模式由MONO2 - 1位控制，更改MONO1 - 2位和PW1 - 2位設置時，RSTN位必須為“0”。

數(shù)據(jù)時隙配置

PCM模式

在PCM模式下，LRCK周期為1/fs，不同的輸出模式（正常輸出、TDM128、TDM256、TDM512）下，SDTO1引腳的數(shù)據(jù)時隙分配有所不同。

DSD模式

在DSD模式下，LRCK周期同樣為1/fs，DSDOL1引腳和DSDOR1引腳分別對應不同的數(shù)據(jù)時隙。

數(shù)字濾波器設置與數(shù)字HPF

數(shù)字濾波器設置

AK5552具有四種數(shù)字濾波器，可通過SD引腳（位）和SLOW引腳（位）選擇。在OCT速度模式、HEX速度模式和DSD模式下，濾波器設置無效。

數(shù)字HPF

芯片具有用于消除DC偏移（包括內(nèi)部偏移）的數(shù)字高通濾波器，通過設置HPFE引腳（位） = “H (1)”可啟用該濾波器。在fs = 48 kHz（正常速度模式）、96 kHz（雙倍速度模式）或192 kHz（四倍速度模式）時，高通濾波器的截止頻率固定為1.0 Hz。在OCT速度模式、HEX速度模式和DSD模式下，HPFE引腳設置無效，更改高通濾波器設置時需在所有通道重置狀態(tài)下進行。

溢出檢測

PCM模式

在PCM模式下，AK5552具有模擬輸入溢出檢測功能。當AIN1 - 2通道中的任何一個溢出（超過 - 0.3 dBFS）時，OVF引腳輸出“H”；當模擬輸入溢出問題解決后，OVF引腳返回“L”。溢出模擬輸入的OVF輸出與ADC具有相同的群延遲。

DSD模式

在DSD模式下，當任何通道的DSD調(diào)制器溢出時，OVF引腳輸出“H”；溢出問題解決后，OVF引腳返回“L”。

LDO控制

根據(jù)TVDD電壓范圍，通過LDOE引腳設置LDO的開關狀態(tài)。當TVDD = 1.7 - 1.98 V時，LDO關閉（LDOE引腳 = "L"），需從VDD18引腳為內(nèi)部邏輯電路提供1.7 - 1.98 V電源，且TVDD與VDD18的電壓差必須在±0.1 V以內(nèi)；當TVDD = 3.0 - 3.6 V時，LDO開啟（LDOE引腳 = "H"），為內(nèi)部邏輯電路供電，VDD18引腳作為穩(wěn)定電容的連接端子，不能為外部電路供電。

重置與電源關閉功能

重置

在上電或更改時鐘設置或時鐘頻率時，必須重置AK5552?？赏ㄟ^PDN引腳和PW2 - 0引腳或RSTN位和PW4 - 1位進行重置。

電源關閉功能

將PDN引腳設置為“L”可使芯片進入電源關閉模式，同時數(shù)字濾波器被重置。在PCM模式的從模式下，設置PDN引腳為“H”后，輸入MCLK、BICK和LRCK可釋放內(nèi)部電源關閉信號；在主模式下，設置PDN引腳為“H”后，輸入MCLK可釋放內(nèi)部電源關閉信號。初始化周期開始，在從模式下退出電源關閉模式后583 × 1/fs，SDTO的輸出數(shù)據(jù)有效；在主模式下退出電源關閉模式后578 × 1/fs，輸出數(shù)據(jù)有效。在初始化期間，兩個通道的ADC數(shù)字輸出為2補碼格式并強制為“0”，初始化結束后，ADC輸出穩(wěn)定到對應輸入信號的數(shù)據(jù)，此穩(wěn)定過程大約需要群延遲時間。在DSD模式下，設置PDN引腳為“H”后，輸入MCLK可釋放內(nèi)部電源關閉信號，初始化操作將在583/fs內(nèi)完成，DSD輸出引腳在電源關閉和初始化操作期間輸出“L”（ - 滿量程數(shù)據(jù)）。

操作模式控制與寄存器控制接口

操作模式控制

AK5552的操作模式通過引腳或寄存器設置。在并行模式下，通過引腳設置操作模式，寄存器設置無效；在串行控制模式下，寄存器設置優(yōu)先，除MSN引腳設置外，所有引腳設置將被忽略。通過I2C引腳和PSN引腳選擇控制模式，包括3線串行、I2C總線和并行模式。

寄存器控制接口

3線串行控制模式

在3線串行控制模式（I2C引腳