AK5574：高性能4通道差分32位ΔΣ ADC詳析

在數(shù)字音頻系統(tǒng)領(lǐng)域，ADC（模擬 - 數(shù)字轉(zhuǎn)換器）的性能對音頻質(zhì)量起著至關(guān)重要的作用。AsahiKASEI的AK5574是一款專為數(shù)字音頻系統(tǒng)設(shè)計的4通道差分32位ΔΣ ADC，它具備諸多出色特性，能滿足多種音頻應(yīng)用場景的需求。

文件下載：AK5574EN.pdf

一、產(chǎn)品概述

AK5574屬于AK557x系列，是一款32位、768 kHz采樣的差分輸入A/D轉(zhuǎn)換器。它在實現(xiàn)121 dB動態(tài)范圍和112 dB S/(N+D)的同時，還能保持低功耗性能。該芯片集成了4通道A/D轉(zhuǎn)換器，適用于混音器和多通道錄音機(jī)。此外，它集成了四種數(shù)字濾波器，可根據(jù)音質(zhì)偏好進(jìn)行選擇，支持TDM音頻格式，方便與DSP連接，還支持高達(dá)11.2MHz的DSD輸出。通過通道求和模式，能進(jìn)一步提升動態(tài)范圍性能，在4-to-2模式下動態(tài)范圍可提升至124 dB，4-to-1模式下可提升至127 dB。

二、產(chǎn)品特性

2.1 基本參數(shù)

• 采樣率：支持8 kHz - 768 kHz的采樣率，能適應(yīng)不同音頻應(yīng)用的需求。
• 輸入：采用全差分輸入，有效減少干擾，提高信號質(zhì)量。
• S/(N+D)和DR：S/(N+D)達(dá)到112 dB，動態(tài)范圍（DR）在非求和模式下為121 dB，4-to-2模式下為124 dB，4-to-1模式下為127 dB，保證了高音質(zhì)輸出。
• S/N：A加權(quán)下，非求和模式為121 dB，4-to-2模式為124 dB，4-to-1模式為127 dB。
• 內(nèi)部濾波器：包含四種類型的LPF（低通濾波器）和數(shù)字HPF（高通濾波器），可根據(jù)需要靈活選擇。
• 電源：模擬電源范圍為4.75 - 5.25 V，數(shù)字電源有兩種選擇，分別是1.7 - 1.98 V或3.0 - 3.6 V。
• 輸出格式：PCM模式支持24/32位MSB對齊、I2S或TDM格式；DSD模式支持DSD Native 64、128、256。在TDM模式下，通過優(yōu)化數(shù)據(jù)放置模式可實現(xiàn)最大槽效率。

2.2 其他特性

• 級聯(lián)TDM接口：支持TDM512（fs = 48 kHz）、TDM256（fs = 96 kHz或48 kHz）、TDM126（fs = 192 kHz、96 kHz或48 kHz）。
• 工作模式：具備主模式和從模式，可根據(jù)實際應(yīng)用靈活配置。
• 檢測功能：擁有輸入溢出標(biāo)志檢測功能，方便監(jiān)控輸入信號狀態(tài)。
• 串行接口：支持3線串行和I2C μP接口，還可進(jìn)行引腳設(shè)置。
• 功耗：在AVDD = 5.0 V、TVDD = 3.3 V、fs = 48 kHz的條件下，功耗為275 mW。
• 封裝：采用48引腳QFN封裝，便于安裝和布局。

三、引腳配置與功能

3.1 引腳配置

AK5574的引腳配置較為復(fù)雜，涵蓋了模擬輸入、電源、時鐘、數(shù)據(jù)輸出等多種功能引腳。例如，AIN1P - AIN4P和AIN1N - AIN4N為模擬輸入引腳，用于輸入音頻信號；AVDD和AVSS為模擬電源和地引腳；MCLK為時鐘輸入引腳等。

3.2 引腳功能

不同引腳具有不同的功能，且在電源關(guān)閉狀態(tài)下有不同的表現(xiàn)。例如，NC引腳無內(nèi)部連接，需連接到AVSS；VREFL1和VREFH1分別為ADC低電平和高電平參考電壓輸入引腳，在電源關(guān)閉時呈高阻態(tài)。

3.3 未使用引腳處理

對于未使用的I/O引腳，在PCM模式和DSD模式下有不同的處理方式。在PCM模式下，模擬引腳如AIN1 - 4P、AIN1 - 4N等需根據(jù)情況進(jìn)行連接；數(shù)字引腳如TDMIN、TEST等需連接到DVSS。在DSD模式下，也有相應(yīng)的連接要求，以確保芯片正常工作。

四、電氣特性

4.1 絕對最大額定值

了解芯片的絕對最大額定值對于正確使用芯片至關(guān)重要。AK5574的電源電壓、輸入電流、輸入電壓等都有相應(yīng)的限制。例如，模擬電源（AVDD）的范圍為 - 0.3 V至6.0 V，數(shù)字接口電源（TVDD）為 - 0.3 V至4.0 V，數(shù)字核心電源（VDD18）為 - 0.3 V至2.5 V。操作時需嚴(yán)格遵守這些限制，否則可能導(dǎo)致設(shè)備永久性損壞。

4.2 推薦操作條件

為了使芯片達(dá)到最佳性能，需要遵循推薦的操作條件。例如，模擬電源（AVDD）的推薦范圍為4.75 - 5.25 V，數(shù)字接口電源（TVDD）在不同情況下有不同要求，當(dāng)LDOE引腳為“L”時，范圍為1.7 - 1.98 V；當(dāng)LDOE引腳為“H”時，范圍為3.0 - 3.6 V。同時，VREFH1 - 2和VREFL1 - 2的電壓也有相應(yīng)的限制。

4.3 模擬特性

在模擬特性方面，AK5574表現(xiàn)出色。其分辨率為32位，輸入電壓范圍為±2.7 - ±2.9 Vpp。在不同采樣率和輸入電平下，S/(N+D)和動態(tài)范圍等指標(biāo)都有良好的表現(xiàn)。例如，在fs = 48 kHz、BW = 20 kHz、 - 1 dBFS的條件下，S/(N+D)可達(dá)112 dB。

4.4 濾波器特性

芯片集成了四種數(shù)字濾波器，分別為SHARP ROLL - OFF、SLOW ROLL - OFF、SHORT DELAY SHARP ROLL - OFF和SHORT DELAY SLOW ROLL - OFF。不同濾波器在通帶、阻帶、阻帶衰減和群延遲等方面有不同的特性。例如，SHARP ROLL - OFF濾波器在fs = 48 kHz時，通帶為0 - 24.4 kHz（+0.001/ - 0.06 dB），阻帶為27.9 kHz，阻帶衰減為85 dB。

4.5 DC特性

DC特性包括輸入電壓、輸出電壓和輸入泄漏電流等參數(shù)。在不同的TVDD電壓下，高電平輸入電壓和低電平輸入電壓有不同的要求。例如，當(dāng)TVDD = 3.0 - 3.6 V（LDOE引腳為“H”）時，高電平輸入電壓（VIH）為70%TVDD，低電平輸入電壓（VIL）為30%TVDD。

4.6 開關(guān)特性

開關(guān)特性涉及時鐘頻率、占空比、音頻接口時序等參數(shù)。例如，主時鐘頻率（fCLK）范圍為2.048 - 49.152 MHz，占空比（dCLK）為45 - 55%。在不同的TDM模式和速度模式下，LRCK頻率和BICK周期等參數(shù)也有相應(yīng)的要求。

五、功能描述

5.1 數(shù)字核心電源

AK5574的數(shù)字核心由1.8 V電源供電。通常，該電壓由內(nèi)部LDO從TVDD（3.3 V）生成?？赏ㄟ^LDOE引腳控制LDO的開關(guān)，當(dāng)TVDD為1.8 V時，需將LDOE引腳設(shè)置為“L”，并外部提供1.8 V電源給VDD18引腳。

5.2 輸出模式

芯片可輸出PCM或DSD數(shù)據(jù)，通過DP引腳或DP位選擇輸出模式。在更改PCM/DSD模式時，需將PW2、PW1、PW0引腳設(shè)置為“L”或RSTN位設(shè)置為“0”或PW4 - 1位設(shè)置為“0H”以重置所有通道。

5.3 主模式和從模式

在PCM模式下，AK5574需要主時鐘（MCLK）、音頻串行數(shù)據(jù)時鐘（BICK）和輸出通道時鐘（LRCK）。主模式和從模式均可使用，通過MSN引腳控制。在DSD模式下，僅支持主模式。

5.4 系統(tǒng)時鐘

5.4.1 PCM模式

在PCM模式下，需要外部系統(tǒng)時鐘MCLK、BICK和LRCK。MCLK頻率根據(jù)操作模式和LRCK頻率確定。更改時鐘模式或音頻接口格式時，需重置所有通道，并在釋放重置后提供穩(wěn)定的時鐘。

5.4.2 DSD模式

在DSD模式下，僅需要MCLK。AK5574從MCLK輸入生成DCLK，并使DSD數(shù)據(jù)輸出與DCLK同步。MCLK頻率可通過DCKS引腳更改，退出重置后，在輸入MCLK之前，芯片處于掉電狀態(tài)。

5.5 音頻接口格式

5.5.1 PCM模式

在PCM模式下，可通過TDM1 - 0引腳、MSN引腳和DIF1 - 0引腳選擇48種音頻接口格式。不同格式下，數(shù)據(jù)的輸出方式和時鐘頻率等參數(shù)有所不同。例如，在正常模式（非TDM）下，AIN1和AIN2的A/D轉(zhuǎn)換數(shù)據(jù)從SDTO1引腳輸出，AIN3和AIN4的A/D轉(zhuǎn)換數(shù)據(jù)從SDTO2引腳輸出。

5.5.2 DSD模式

DSD輸出僅在主模式下可用?？赏ㄟ^DSDSEL1 - 0引腳選擇DCLK頻率，設(shè)置PMOD引腳可使芯片進(jìn)入相位調(diào)制模式，但DCLK頻率為256fs時不支持該模式。

5.6 通道求和

通道求和功能可通過對多通道A/D數(shù)據(jù)進(jìn)行平均來提高動態(tài)范圍和S/N性能。AK5574支持4-to-2模式（立體聲模式）和4-to-1模式（單聲道模式），在不同模式下可提升不同程度的性能。

5.7 最優(yōu)數(shù)據(jù)放置模式

在并行控制模式下，通過ODP引腳設(shè)置可控制分配到SDTO1/2槽的數(shù)據(jù)。當(dāng)ODP引腳為“L”時，采用固定數(shù)據(jù)放置模式；當(dāng)ODP引腳為“H”時，采用最優(yōu)數(shù)據(jù)放置模式，可更有效地利用數(shù)據(jù)槽，增加級聯(lián)連接的設(shè)備數(shù)量。

5.8 CH電源關(guān)閉和通道求和

在并行模式和串行模式下，通道電源關(guān)閉和通道求和的設(shè)置方式不同。在并行模式下，通過PW2 - 0引腳和ODP引腳控制；在串行模式下，通過PW1 - 4位控制通道電源，通過MONO1和MONO2位控制通道求和。

5.9 數(shù)據(jù)槽配置

5.9.1 PCM模式

在PCM模式下，不同的TDM模式有不同的數(shù)據(jù)槽分配方式。例如，在正常輸出模式下，SDTO1引腳對應(yīng)槽1和槽2，SDTO2引腳對應(yīng)槽3和槽4；在TDM128模式下，SDTO1引腳對應(yīng)槽1 - 4，SDTO2引腳為全“0”。

5.9.2 DSD模式

在DSD模式下，DSDOL1引腳對應(yīng)槽1，DSDOR1引腳對應(yīng)槽2，DSDOL2引腳對應(yīng)槽3，DSDOR2引腳對應(yīng)槽4。

5.10 數(shù)字濾波器設(shè)置

在PCM模式下，可通過SD引腳和SLOW引腳選擇四種數(shù)字濾波器。但在OCT速度模式、HEX速度模式和DSD模式下，濾波器設(shè)置無效。

5.11 數(shù)字HPF

AK5574的數(shù)字高通濾波器用于消除DC偏移，通過HPFE引腳啟用。在OCT速度模式、HEX速度模式和DSD模式下，HPF不可用。

5.12 溢出檢測

5.12.1 PCM模式

在PCM模式下，當(dāng)AIN1 - 4通道中的任何一個溢出（超過 - 0.3 dBFS）時，OVF引腳輸出“H”，溢出解決后返回“L”。

5.12.2 DSD模式

在DSD模式下，當(dāng)任何通道的DSD調(diào)制器溢出時，OVF引腳輸出“H”，溢出解決后返回“L”。

5.13 LDO

LDO的開關(guān)由LDOE引腳根據(jù)TVDD電壓控制。當(dāng)TVDD為1.7 - 1.98 V時，LDO關(guān)閉；當(dāng)TVDD為3.0 - 3.6 V時，LDO開啟。

5.14 重置

在電源上電或更改時鐘設(shè)置或時鐘頻率時，需要重置AK5574?？赏ㄟ^PDN引腳和PW2 - 0引腳或RSTN位和PW4 - 1位進(jìn)行重置。

5.15 掉電功能/序列

將PDN引腳設(shè)置為“L”可使芯片進(jìn)入掉電模式，同時數(shù)字濾波器重置。在PCM模式和DSD模式下，掉電和上電的操作和時序有所不同。

5.16 操作模式控制

AK5574的操作模式可通過引腳或寄存器設(shè)置。在并行模式下，通過引腳設(shè)置操作模式，寄存器設(shè)置無效；在串行控制模式下，寄存器設(shè)置優(yōu)先，除MSN引腳外的其他引腳設(shè)置被忽略。

5.17 寄存器控制接口

5.17.1 3線串行控制模式

在3線串行控制模式下，可通過3線μP接口引腳（CSN、CCLK和CDTI）寫入內(nèi)部寄存器。數(shù)據(jù)包括2位芯片地址、讀寫位、寄存器地址和控制數(shù)據(jù)。操作時需注意時鐘速度和寫入條件。

5.17.2 I2C總線控制模式

在I2C總線控制模式下，支持快速模式I2C總線（最大400 kHz）。包括寫操作和讀操作，寫操作可進(jìn)行多字節(jié)寫入，讀操作支持當(dāng)前地址讀和隨機(jī)地址讀。

六、推薦外部電路

6.1 接地和電源去耦

AK5574對電源和接地安排要求較高。AVDD和TVDD通常由系統(tǒng)的模擬電源提供，DVSS和AVSS需連接到同一模擬接地平面。系統(tǒng)的模擬地和數(shù)字地應(yīng)分開布線，并在電源引入印刷電路板的位置附近連接。高頻去耦電容應(yīng)盡可能靠近電源引腳放置。

6.2 參考電壓

VREFH1 - 2引腳和VREFL1 - 2引腳之間的差分電壓是A/D轉(zhuǎn)換的公共電壓。VREFL1 - 2引腳通常連接到AVSS，為去除高頻噪聲，需在VREFH1 - 2引腳和模擬5 V電源之間連接20 Ω電阻，并在VREFH1 - 2引腳和VREFL1 - 2引腳之間并聯(lián)0.1 μF陶瓷電容和100 μF電解電容。

6.3 模擬輸入

模擬輸入信號通過AINn+和AINn - 引腳差分輸入到調(diào)制器。輸入電壓為ALINn+和ALINn - 引腳之間的差值，滿量程信號標(biāo)稱值為±2.8 V（典型值）。輸入電壓應(yīng)在AVSS到AVDD之間，輸出代碼格式為二進(jìn)制補(bǔ)碼。內(nèi)部HPF可去除DC偏移。

6.4 外部模擬電路示例

對于2021年10月以后生產(chǎn)的產(chǎn)品，推薦使用特定的輸入緩沖電路。該電路可通過XLR或BNC連接器輸入模擬信號，輸入電平為14.9 Vpp。設(shè)置輸入信號的DC偏置電壓在0.502 × AVDD至0.522 × AVDD范圍內(nèi)，可獲得最佳特性。

七、總結(jié)

AK5574作為一款高性能的4通道差分32位ΔΣ ADC，在數(shù)字音頻系統(tǒng)中具有廣泛的應(yīng)用前景。其豐富的功能和出色的性能使其能夠滿足不同音頻應(yīng)用的需求。然而，在使用過程中，需要嚴(yán)格遵循其電氣特性和操作要求，合理設(shè)計外部電路，以確保芯片發(fā)揮最佳性能。同時，在實際應(yīng)用中，還需考慮芯片的適用范圍和注意事項，避免因不當(dāng)使用導(dǎo)致設(shè)備損壞或性能下降。你在使用AK5574的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享。