本篇主要討論Xilinx A7 FPGA的上電啟動的時間分析··········加快從flash啟動時間

在測試板卡時，發(fā)現(xiàn)FPGA板卡上電啟動后，從flash讀取配置信息的時間大約需要5、6秒的時間，這個時間個人感覺有點(diǎn)長了。

FPGA型號：XC7A35T-FGG484-2

Flash型號：n25q128

那為什么是5、6秒呢？

下面我們分析一波：

FPGA板卡上電啟動后，需要從flash讀取配置信息。

flash的接口為spi。

我們在利用vivado設(shè)計時，一般默認(rèn)spi的模式為spix1，也就是一個時鐘一根數(shù)據(jù)線傳輸一個bit。

那么我們一共需要從flash中讀取出來多少bit呢？

從上述綜合結(jié)果來看，大概是2141x1024x8個bit（注：配置文件的大小之和選擇的芯片有關(guān)系，和設(shè)計的復(fù)雜度無關(guān)）。

那么從flash讀取的時鐘是多少頻率呢？

我們在利用vivado設(shè)計時，一般默認(rèn)為3MHz（這個不一定呦，和芯片也有一定的關(guān)系）。

如何查看這個默認(rèn)時鐘呢？

筆者使用軟件為vivado 2019.2，（其他版本應(yīng)該類似吧-----）。

打開下述的任何一個即可。

點(diǎn)擊tools，選擇edit device properties····

選擇Configuration···················

可以看到默認(rèn)的配置時鐘的數(shù)據(jù)。

那么我們可以大概算一算了，bit文件的大小為：2141x1024x8個bit，利用3MHz的時鐘讀取，需要5.84秒左右（實際啟動的時間要比這個長，需要包括上電延遲、模式檢測、讀取時間、配置等等，不過這個讀取時間占據(jù)了主要比例）。

如果想著加快這段時間的話，我們可以通過加快這個配置時鐘，來進(jìn)行縮短這段時間。

筆者嘗試將此時鐘設(shè)置為6MHz。

上述改為6MHz后，點(diǎn)擊ok。然后點(diǎn)擊保存。xdc文件中會多一句話：

通過這句話來看，這個數(shù)字就是我們配置的時鐘速率，后續(xù)設(shè)計時，如果需要更改此頻率，可以直接在xdc中加入這句話，然后修改數(shù)字即可。

重新編譯，生成配置文件，然后配置。

經(jīng)過測試，重新上電后，時間大概3秒鐘左右即可啟動成功（時鐘速率快了一半，時間也差不多縮小了一半）。

那我們設(shè)置為多少呢？覺得肯定是越高越好哈。那能不能寫成100呢？

這個是不能的哈。我們來看看軟件里面的值：

只能夠設(shè)置為這個里面的值，不能自己隨便寫。

那么我們可以選擇最大的那個（66MHz）嗎？

答案是不一定能選擇，這個去確定flash是否支持66MHz的讀寫速率，以及FPGA和flash之間的PCB連接線是否能夠跑這個速率。

筆者的flash經(jīng)過查看手冊，可以看到讀取的最大速率為54MHz。

結(jié)合一下，可以選擇50MHz（可以嘗試一下，需要看PCB連接線是否支持這個速率）。

經(jīng)過測試，是可以使用的，啟動的速度是可以的。

很多的“教程”中一般要求學(xué)習(xí)者，不論三七二一，先把這句話寫入到xdc中，用于加速配置。

這個是不對的，不要養(yǎng)成習(xí)慣（下述實例為網(wǎng)絡(luò)查詢，筆者沒有驗證）。

當(dāng)選擇不同的芯片時，配置所支持的速率是不同的。

如果在xdc中依然寫入50MHz的配置速率，那么就會出現(xiàn)無法匹配，進(jìn)而使用默認(rèn)最低速率配置。

關(guān)于配置的速率，在此告一段落。

我們還可以通過配置spi的模式，來進(jìn)行加快速率。有很多的flash是支持spix1、spix2、spix4（可以同時用多根線傳輸數(shù)據(jù)）的，另外也需要看flash與FPGA之間硬件連接是否支持。

通過查看硬件的鏈接方式，選擇自己模式。在選擇spix4時，如果選擇的頻率過高，并且pcb鏈接沒有等長（線長差距較大時），可能會導(dǎo)致配置失敗，可以酌情降低配置速率。

配置模式選擇，然后點(diǎn)擊OK即可。

xdc中就會多出下面這句話：

筆者經(jīng)過測試，在筆者的板卡中，時間確實縮短了。

另外還有一種方式可以縮短這段時間，就是壓縮配置文件。方式可以參考：

Xilinx的A7 FPGA板卡上電啟動后，從flash讀取配置信息的時間太長····（一）