深入剖析 LTC2157-14/LTC2156-14/LTC2155-14 高性能 ADC

在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討 Linear Technology 公司的 LTC2157-14/LTC2156-14/LTC2155-14 這三款高性能 ADC，了解它們的特性、性能以及應(yīng)用場景。

文件下載：LTC2155-14.pdf

產(chǎn)品概述

LTC2157-14/LTC2156-14/LTC2155-14 是 2 通道同時采樣的 14 位 A/D 轉(zhuǎn)換器，采樣率分別為 250Msps、210Msps 和 170Msps。它們專為數(shù)字化高頻、寬動態(tài)范圍信號而設(shè)計，適用于對 AC 性能要求較高的通信應(yīng)用。這些 ADC 具有 70dB 的信噪比（SNR）和 90dB 的無雜散動態(tài)范圍（SFDR），輸入帶寬高達(dá) 1.25GHz，能夠以良好的性能對高頻信號進(jìn)行欠采樣，且延遲僅為六個時鐘周期。

產(chǎn)品特性

高性能指標(biāo)

• 高 SNR 和 SFDR：70dB 的 SNR 和 90dB 的 SFDR 確保了在處理高頻信號時能夠提供準(zhǔn)確的數(shù)字化結(jié)果，有效減少噪聲和雜散信號的干擾。
• 低功耗：總功耗分別為 650mW、616mW 和 567mW，采用單 1.8V 電源供電，滿足低功耗設(shè)計的需求。
• DDR LVDS 輸出：支持雙數(shù)據(jù)速率低壓差分信號（DDR LVDS）輸出，提高了數(shù)據(jù)傳輸?shù)乃俣群涂煽啃浴?/li>
• 易于驅(qū)動的輸入范圍：輸入范圍為 1.5VP-P，易于與各種信號源進(jìn)行匹配。
• 1.25GHz 全功率帶寬 S/H：寬頻帶的采樣保持電路允許對高頻信號進(jìn)行準(zhǔn)確采樣。
• 可選時鐘占空比穩(wěn)定器：可在較寬的時鐘占空比范圍內(nèi)保持高性能。
• 低功耗睡眠和打盹模式：在不使用時可降低功耗，延長設(shè)備的續(xù)航時間。
• 串行 SPI 端口配置：方便進(jìn)行配置和控制。
• 引腳兼容的 12 位版本：提供了更多的選擇和靈活性。
• 64 引腳 QFN 封裝：小尺寸封裝適合高密度電路板設(shè)計。

電氣特性

轉(zhuǎn)換器特性

• 分辨率：14 位分辨率，無缺失碼，確保了高精度的轉(zhuǎn)換。
• 線性誤差：積分線性誤差（INL）典型值為 ±0.85LSB，差分線性誤差（DNL）典型值為 ±0.25LSB，保證了轉(zhuǎn)換的線性度。
• 偏移誤差和增益誤差：偏移誤差和增益誤差在規(guī)定范圍內(nèi)，確保了準(zhǔn)確的轉(zhuǎn)換結(jié)果。
• 過渡噪聲：過渡噪聲為 1.82LSBRMS，保證了信號的穩(wěn)定性。

模擬輸入特性

• 輸入范圍：模擬輸入范圍為 1.5VP-P，輸入共模電壓可根據(jù) (V_{CM}) 進(jìn)行設(shè)置。
• 輸入泄漏電流：輸入泄漏電流較小，確保了輸入信號的準(zhǔn)確性。
• 采樣保持延遲時間：采樣保持延遲時間為 1ns，確保了快速的采樣響應(yīng)。

動態(tài)精度特性

• SNR 和 SFDR：在不同輸入頻率下，SNR 和 SFDR 表現(xiàn)良好，確保了對高頻信號的準(zhǔn)確處理。
• 串?dāng)_：通道間串?dāng)_低至 -95dB，減少了通道間的干擾。

內(nèi)部參考特性

• 輸出電壓：(V{CM}) 輸出電壓和 (V{REF}) 輸出電壓穩(wěn)定，確保了參考電壓的準(zhǔn)確性。
• 溫度漂移：輸出電壓的溫度漂移較小，保證了在不同溫度環(huán)境下的穩(wěn)定性。

電源要求

• 供電電壓：模擬電源電壓和輸出電源電壓均為 1.8V，簡化了電源設(shè)計。
• 電源電流：不同型號的電源電流在規(guī)定范圍內(nèi)，滿足低功耗設(shè)計的需求。
• 功耗：正常工作功耗和睡眠模式、打盹模式功耗較低，延長了設(shè)備的續(xù)航時間。

數(shù)字輸入輸出特性

• 編碼輸入：編碼輸入具有一定的輸入電壓和輸入電阻要求，確保了編碼信號的準(zhǔn)確性。
• 數(shù)字輸入：數(shù)字輸入具有高、低電平輸入電壓要求，確保了數(shù)字信號的可靠傳輸。
• SDO 輸出：SDO 輸出為開漏輸出，需要外部上拉電阻，確保了數(shù)據(jù)的正確讀取。
• 數(shù)字?jǐn)?shù)據(jù)輸出：數(shù)字?jǐn)?shù)據(jù)輸出為 DDR LVDS 信號，具有一定的輸出電壓和輸出電阻要求，確保了數(shù)據(jù)的高速傳輸。

時序特性

• 采樣頻率：不同型號的采樣頻率分別為 250Msps、210Msps 和 170Msps，滿足不同應(yīng)用的需求。
• 編碼低時間和高時間：編碼低時間和高時間在規(guī)定范圍內(nèi)，確保了編碼信號的正確時序。
• 數(shù)據(jù)延遲和時鐘延遲：數(shù)據(jù)延遲和時鐘延遲在規(guī)定范圍內(nèi)，確保了數(shù)據(jù)的同步傳輸。

引腳配置與功能

引腳配置

該系列 ADC 采用 64 引腳 QFN 封裝，引腳布局合理，方便進(jìn)行電路板設(shè)計。主要引腳包括電源引腳（(V{DD})、(OV{DD})）、模擬輸入引腳（(AINA^{+})、(AINA^{-})、(AINB^{+})、(AINB^{-})）、編碼輸入引腳（(ENC^{+})、(ENC^{-})）、數(shù)字輸入輸出引腳（SDO、SDI、SCK、CS、PAR/SER）以及 LVDS 輸出引腳等。

引腳功能

• 電源引腳：(V{DD}) 為 1.8V 模擬電源，需要用 0.1μF 陶瓷電容旁路到地；(OV{DD}) 為 1.8V 輸出驅(qū)動電源，每個引腳需要用單獨(dú)的 0.1μF 陶瓷電容旁路到地。
• 模擬輸入引腳：差分模擬輸入引腳需要圍繞 (V_{CM}) 輸出引腳設(shè)置的共模電壓進(jìn)行驅(qū)動，輸入范圍為 1.5V。
• 編碼輸入引腳：編碼輸入信號的質(zhì)量對 A/D 噪聲性能有很大影響，需要作為模擬信號處理，避免與數(shù)字走線相鄰。
• 數(shù)字輸入輸出引腳：通過 SPI 端口可以對 ADC 的工作模式進(jìn)行配置，包括睡眠模式、打盹模式、LVDS 輸出電流設(shè)置等。
• LVDS 輸出引腳：數(shù)字輸出為 DDR LVDS 信號，每個差分輸出對需要外部 100Ω 差分終端電阻，以確保信號的完整性。

應(yīng)用信息

轉(zhuǎn)換器操作

該系列 ADC 由單 1.8V 電源供電，模擬輸入必須差分驅(qū)動，編碼輸入差分驅(qū)動可獲得最佳性能。數(shù)字輸出為 DDR LVDS 信號，可通過串行 SPI 端口對模式控制寄存器進(jìn)行編程，選擇額外的功能。

模擬輸入

模擬輸入為差分 CMOS 采樣保持電路，輸入必須圍繞 (V_{CM}) 輸出引腳設(shè)置的共模電壓進(jìn)行差分驅(qū)動，輸入范圍為 1.5V，輸入之間應(yīng)有 180° 相位差。

輸入驅(qū)動電路

• 輸入濾波：在模擬輸入處應(yīng)使用 RC 低通濾波器，以隔離驅(qū)動電路和 A/D 采樣保持開關(guān)，同時限制驅(qū)動電路的寬帶噪聲。
• 變壓器耦合電路：在較高輸入頻率下，使用傳輸線巴倫變壓器可以獲得更好的平衡，降低 A/D 失真。
• 放大器電路：在非常高的頻率下，RF 增益塊通常比差分放大器具有更低的失真。如果增益塊為單端，則需要使用變壓器電路將信號轉(zhuǎn)換為差分信號后再驅(qū)動 A/D。

參考

該系列 ADC 具有內(nèi)部 1.25V 電壓參考，通過連接 SENSE 引腳可以選擇內(nèi)部參考或外部參考。

編碼輸入

編碼輸入信號的質(zhì)量對 A/D 噪聲性能有很大影響，需要作為模擬信號處理，避免與數(shù)字走線相鄰。編碼輸入內(nèi)部通過 10k 等效電阻偏置到 1.2V，如果驅(qū)動的共模電壓在 1.1V 到 1.5V 之間，可以直接驅(qū)動編碼輸入，否則需要使用變壓器或耦合電容。

時鐘占空比穩(wěn)定器

為了獲得良好的性能，編碼信號的占空比應(yīng)為 50%（±5%）。如果啟用可選的時鐘占空比穩(wěn)定器電路，編碼占空比可以在 30% 到 70% 之間變化，穩(wěn)定器將保持內(nèi)部 50% 的恒定占空比。

數(shù)字輸出

數(shù)字輸出為 DDR LVDS 信號，每個差分輸出對復(fù)用兩個數(shù)據(jù)位。默認(rèn)輸出為標(biāo)準(zhǔn) LVDS 電平，需要外部 100Ω 差分終端電阻。輸出由 (OV_{DD}) 和 OGND 供電，與 A/D 核心電源和地隔離。

可編程 LVDS 輸出電流

默認(rèn)輸出驅(qū)動電流為 3.5mA，可以通過串行編程模式控制寄存器 A3 調(diào)整輸出電流，可選電流水平包括 1.75mA、2.1mA、2.5mA、3mA、3.5mA、4mA 和 4.5mA。

可選 LVDS 驅(qū)動內(nèi)部終端

在大多數(shù)情況下，僅使用外部 100Ω 終端電阻即可獲得良好的 LVDS 信號完整性。此外，可以通過串行編程模式控制寄存器 A3 啟用可選的內(nèi)部 100Ω 終端電阻，以吸收接收器處不完善終端引起的反射。

溢出位

溢出輸出位（OF）在模擬輸入超出范圍或低于范圍時輸出邏輯高電平，與數(shù)據(jù)位具有相同的流水線延遲。OF 輸出為雙數(shù)據(jù)速率，當(dāng) CLKOUT+ 為低電平時，通道 A 的溢出可用；當(dāng) CLKOUT+ 為高電平時，通道 B 的溢出可用。

輸出時鐘相移

為了在鎖存輸出數(shù)據(jù)時提供足夠的建立和保持時間，CLKOUT+ 信號可能需要相對于數(shù)據(jù)輸出位進(jìn)行相移。大多數(shù) FPGA 具有此功能，通常是調(diào)整時序的最佳位置。此外，ADC 也可以通過串行編程模式控制寄存器 A2 對 CLKOUT+/CLKOUT– 信號進(jìn)行相移，輸出時鐘可以移動 0°、45°、90° 或 135°。

數(shù)據(jù)格式

默認(rèn)輸出數(shù)據(jù)格式為偏移二進(jìn)制，可通過串行編程模式控制寄存器 A4 選擇 2 的補(bǔ)碼格式。

數(shù)字輸出隨機(jī)化

通過對數(shù)字輸出進(jìn)行隨機(jī)化處理，可以減少 A/D 數(shù)字輸出的干擾。數(shù)字輸出隨機(jī)化通過對 LSB 和所有其他數(shù)據(jù)輸出位進(jìn)行異或邏輯運(yùn)算實(shí)現(xiàn)，解碼時需要進(jìn)行反向操作。

交替位極性

交替位極性模式可以減少電路板上的數(shù)字反饋，當(dāng)該模式啟用時，所有奇數(shù)位（D1、D3、D5、D7、D9、D11、D13）在輸出緩沖器之前被反轉(zhuǎn)，偶數(shù)位（D0、D2、D4、D6、D8、D10、D12）、OF 和 CLKOUT 不受影響。

數(shù)字輸出測試模式

為了允許對 A/D 的數(shù)字接口進(jìn)行在線測試，有幾種測試模式可以強(qiáng)制 A/D 數(shù)據(jù)輸出（OF、D13 到 D0）為已知值，包括全 1、全 0、交替和棋盤格模式。

輸出禁用

可以通過串行編程模式控制寄存器 A3 禁用數(shù)字輸出，所有數(shù)字輸出（包括 OF 和 CLKOUT）都將被禁用。

睡眠模式

A/D 可以進(jìn)入睡眠模式以節(jié)省功耗，在睡眠模式下，整個 A/D 轉(zhuǎn)換器將斷電，功耗小于 5mW。如果編碼輸入信號未禁用，功耗將更高（在 250Msps 時最高可達(dá) 5mW）。

打盹模式

在打盹模式下，A/D 核心斷電，而內(nèi)部參考電路保持活動狀態(tài)，允許更快的喚醒。從打盹模式恢復(fù)需要至少 100 個時鐘周期。

設(shè)備編程模式

該系列 ADC 的工作模式可以通過并行接口或簡單的串行接口進(jìn)行編程。串行接口具有更多的靈活性，可以對所有可用模式進(jìn)行編程；并行接口則更有限，只能對一些常用模式進(jìn)行編程。

接地和旁路

LTC215X-14 需要一個在 ADC 下方第一層具有干凈、不間斷接地平面的印刷電路板，推薦使用具有內(nèi)部接地平面的多層板。布局時應(yīng)確保數(shù)字和模擬信號線盡可能分開，特別是要避免任何數(shù)字走線與模擬信號走線相鄰或在 ADC 下方運(yùn)行。

熱傳遞

LTC215X-14 產(chǎn)生的大部分熱量通過底部暴露焊盤和封裝引腳傳遞到印刷電路板上。為了獲得良好的電氣和熱性能，暴露焊盤必須焊接到 PC 板上的大接地焊盤上，該焊盤應(yīng)通過一系列過孔連接到內(nèi)部接地平面。

典型應(yīng)用

該系列 ADC 適用于多種應(yīng)用場景，包括通信、蜂窩基站、軟件定義無線電、醫(yī)學(xué)成像、高清視頻以及測試和測量儀器等。在這些應(yīng)用中，它們能夠準(zhǔn)確地數(shù)字化高頻、寬動態(tài)范圍的信號，為系統(tǒng)提供高質(zhì)量的數(shù)字?jǐn)?shù)據(jù)。

總結(jié)

LTC2157-14/LTC2156-14/LTC2155-14 是一系列高性能的 14 位 A/D 轉(zhuǎn)換器，具有高 SNR、高 SFDR、低功耗、DDR LVDS 輸出等優(yōu)點(diǎn)。它們適用于對 AC 性能要求較高的通信應(yīng)用，能夠準(zhǔn)確地數(shù)字化高頻、寬動態(tài)范圍的信號。通過合理的電路設(shè)計和編程配置，可以充分發(fā)揮這些 ADC 的性能，滿足不同應(yīng)用的需求。

在實(shí)際應(yīng)用中，電子工程師需要根據(jù)具體的應(yīng)用場景和要求，選擇合適的輸入驅(qū)動電路、參考電路、編碼輸入方式等，以確保 ADC 的性能和穩(wěn)定性。同時，還需要注意電路板的布局和布線，避免數(shù)字和模擬信號之間的干擾，提高系統(tǒng)的整體性能。

你在使用這些 ADC 時遇到過哪些問題？你認(rèn)為它們在哪些應(yīng)用場景中表現(xiàn)最為出色？歡迎在評論區(qū)分享你的經(jīng)驗和見解。