LTC2310 - 14：高性能14位ADC的深度解析

在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，它是連接模擬世界和數(shù)字世界的橋梁。今天我們要深入探討的是Linear Technology公司的LTC2310 - 14，一款具有卓越性能的14位 + 符號逐次逼近寄存器（SAR）ADC。

文件下載：LTC2310-14.pdf

一、產(chǎn)品概述

LTC2310 - 14是一款低噪聲、高速的14位 + 符號SAR ADC，具備差分輸入和寬輸入共模范圍的特性。它可以在單3.3V或5V電源下工作，擁有8 (V_{P - P}) 的差分輸入范圍，這使得它非常適合那些需要寬動態(tài)范圍和高共模抑制比的應(yīng)用場景。

1.1 主要特性

• 高速處理能力：具備2Msps的吞吐量速率，且無周期延遲，能夠快速處理數(shù)據(jù)，滿足高速應(yīng)用的需求。
• 高精度：保證±2.5LSB的積分非線性（INL），14位無漏碼，在 (f_{IN } = 500 kHz) 時，典型信噪比（SNR）可達(dá)82dB，總諧波失真（THD）低至 - 93dB。
• 寬工作溫度范圍：可在 - 40°C至125°C的溫度范圍內(nèi)保證正常工作，適應(yīng)各種惡劣環(huán)境。
• 靈活的電源和參考電壓：支持單3.3V或5V電源，內(nèi)部具有低漂移（20ppm/°C最大）的2.048V或4.096V溫度補(bǔ)償參考，并提供1.25V外部參考輸入。
• 多樣的接口：I/O電壓范圍為1.8V至2.5V，支持CMOS或LVDS SPI兼容的串行I/O，方便與不同的數(shù)字系統(tǒng)進(jìn)行連接。
• 低功耗：在 (V_{DD} = 5V) 時，典型功耗僅為35mW，還提供小憩（Nap）和睡眠（Sleep）模式，進(jìn)一步降低功耗。
• 小封裝：采用16引腳（4mm × 5mm）的MSOP封裝，節(jié)省電路板空間。

1.2 應(yīng)用領(lǐng)域

LTC2310 - 14的高性能使其在多個領(lǐng)域都有廣泛的應(yīng)用，包括高速數(shù)據(jù)采集系統(tǒng)、通信、遠(yuǎn)程數(shù)據(jù)采集、成像、光網(wǎng)絡(luò)、汽車以及多相電機(jī)控制等。

二、技術(shù)參數(shù)詳解

2.1 絕對最大額定值

了解器件的絕對最大額定值對于正確使用和保護(hù)器件至關(guān)重要。LTC2310 - 14的主要絕對最大額定值如下：

• 電源電壓 (V{DD}) 最大為6V， (OV{DD}) 最大為3V。
• 模擬輸入電壓AIN + 、AIN - 范圍為 - 0.3V至（ (V_{DD} + 0.3V) ），REFIN、REFOUT同樣如此。
• 數(shù)字輸入和輸出電壓范圍為（GND - 0.3V）至（ (OV_{DD} + 0.3V) ）。
• 功耗最大為200mW。
• 不同溫度等級的工作溫度范圍有所不同，LTC2310C為0°C至70°C，LTC2310I為 - 40°C至85°C，LTC2310H為 - 40°C至125°C，存儲溫度范圍為 - 65°C至150°C。

2.2 電氣特性

2.2.1 輸入特性

• 絕對輸入范圍AIN + 和AIN - 為0至 (V_{DD}) 。
• 輸入差分電壓范圍為 - REFOUT至REFOUT。
• 共模輸入范圍為0至 (V_{DD}) 。
• 模擬輸入直流泄漏電流最大為±1μA，輸入電容為10pF，輸入共模抑制比（CMRR）在 (f_{IN} = 2.2MHz) 時為85dB。

2.2.2 轉(zhuǎn)換器特性

• 分辨率為14位，保證14位無漏碼。
• 過渡噪聲為0.5 (LSB_{RMS}) 。
• 積分線性誤差（INL）為 - 2.5至2.5LSB，差分線性誤差（DNL）為 - 0.99至0.99LSB。
• 雙極性零刻度誤差（BZE）為 - 5至5LSB，雙極性零刻度誤差漂移為0.01LSB/°C。
• 雙極性滿刻度誤差（FSE）在 (V_{REFOUT} = 4.096V) （REFIN接地）時為 - 10至10LSB，雙極性滿刻度誤差漂移為15ppm/°C。

2.2.3 動態(tài)精度

• 信號 - 噪聲和失真比（SINAD）在 (f{IN} = 500kHz) ， (V{REFOUT} = 4.096V) （內(nèi)部參考）時典型值為81.7dB，在 (V_{REFOUT} = 5V) （外部參考）時為82dB。
• 信噪比（SNR）在 (f{IN} = 500kHz) ， (V{REFOUT} = 4.096V) （內(nèi)部參考）時典型值為82dB。
• 總諧波失真（THD）在 (f{IN} = 500kHz) ， (V{REFOUT} = 5V) （外部參考）時為 - 93dB。
• 無雜散動態(tài)范圍（SFDR）在 (f{IN} = 500kHz) ， (V{REFOUT} = 4.096V) （內(nèi)部參考）時典型值為97dB。
• • 3dB輸入帶寬為100MHz，孔徑延遲為500ps，孔徑抖動為1 (ps_{RMS}) ，瞬態(tài)響應(yīng)全量程階躍為3ns。

2.2.4 內(nèi)部參考特性

• REFOUT輸出電壓在5V電源時為4.082至4.110V，3.3V電源時為2.042至2.054V。
• REFOUT溫度系數(shù)最大為20ppm/°C，短路電流在 (V_{DD} = 5.25V) 時為30mA。
• REFOUT線路調(diào)節(jié)在 (V{DD} = 4.75V) 至5.25V時為0.3mV/V，負(fù)載調(diào)節(jié)在 (I{REFOUT} < 2mA) 時為0.5mV/mA。
• REFIN輸出電壓在3.13V < (V{DD}) < 3.47V和4.75V < (V{DD}) < 5.25V時均為1.245至1.255V。

2.2.5 數(shù)字輸入和輸出特性

• CMOS數(shù)字輸入和輸出：高電平輸入電壓 (V{IH}) 為0.8 ? (OV{DD}) ，低電平輸入電壓 (V{IL}) 為0.2 ? (OV{DD}) ，輸入電流 (I{IN}) 為 - 10至10μA，輸入電容 (C{IN}) 為5pF，高電平輸出電壓 (V{OH}) 為 (OV{DD} - 0.2) ，低電平輸出電壓 (V{OL}) 為0.2V，高阻輸出泄漏電流 (I{OZ}) 為 - 10至10μA，輸出源電流 (I{SOURCE}) 最大為 - 10mA，輸出灌電流 (I{SINK}) 最大為10mA。
• LVDS數(shù)字輸入和輸出：差分輸入電壓 (V{ID}) 為240至600mV，共模輸入電壓 (V{IS}) 為1至1.45V，差分輸出電壓 (V{OD}) 為100至300mV，共模輸出電壓 (V{OS}) 為0.85至1.4V，低功耗LVDS差分輸出電壓 (V{OD_LP}) 為50至200mV，低功耗LVDS共模輸出電壓 (V{OS_LP}) 為0.9至1.4V。

2.2.6 電源要求

• 電源電壓 (V{DD}) 在5V工作時為4.75至5.25V，3.3V工作時為3.13至3.47V， (OV{DD}) 范圍為1.71至2.63V。
• 2Msps采樣率時， (I{VDD}) 典型值為6.8mA，小憩模式電流 (I{NAP}) 典型值為2.8mA，睡眠模式電流 (I{SLEEP}) 在 (V{DD} = 3.3V) 時典型值為0.1μA。
• 不同I/O模式下的功耗也有所不同，CMOS I/O模式在 (V{DD} = 3.3V) 、2Msps采樣率時功耗典型值為25mW，LVDS I/O模式在 (V{DD} = 5V) 、2Msps采樣率時功耗典型值為40mW。

2.2.7 ADC定時特性

• 最大采樣頻率 (f_{SMPL}) 為2Msps。
• 轉(zhuǎn)換之間的時間 (t{CYC}) 最小為500ns，采集時間 (t{ACQ}) 最小為280ns，轉(zhuǎn)換時間 (t{CONV}) 最小為220ns，讀出時間 (t{READOUT}) 最小為250ns。
• CNV高時間 (t{CNVH}) 最小為30ns，SCK周期 (t{SCK}) 最小為15.6ns，SCK高時間 (t{SCKH}) 和低時間 (t{SCKL}) 最小均為5ns。

三、工作原理與應(yīng)用

3.1 轉(zhuǎn)換器操作

LTC2310 - 14的工作分為采集和轉(zhuǎn)換兩個階段。在采集階段，采樣電容連接到模擬輸入引腳AIN + 和AIN - ，對差分模擬輸入電壓進(jìn)行采樣。當(dāng)CNV引腳出現(xiàn)下降沿時，轉(zhuǎn)換階段開始，15位電容數(shù)模轉(zhuǎn)換器（CDAC）通過逐次逼近算法，將采樣輸入與參考電壓的二進(jìn)制加權(quán)分?jǐn)?shù)進(jìn)行比較，最終得到近似的數(shù)字輸出代碼。

3.2 傳輸函數(shù)

LTC2310 - 14將2 × REFOUT的滿量程電壓數(shù)字化為 (2^{15}) 個等級，輸出數(shù)據(jù)采用2的補(bǔ)碼格式。

3.3 模擬輸入

該ADC的差分輸入具有很大的靈活性，可以直接處理各種模擬信號，無需額外配置。它支持寬共模輸入范圍，能夠處理單端信號、偽差分單極性/雙極性信號以及全差分信號。

• 單端信號處理：單端信號可以通過偽差分方式輸入，將參考信號連接到另一個AIN引腳，利用ADC的高共模抑制比（CMRR）來抑制共模噪聲。
• 偽差分雙極性輸入范圍：將一個模擬輸入固定在 (V_{REF}/2) ，另一個輸入施加信號，ADC輸出雙極性2的補(bǔ)碼代碼，跨度為滿量程的一半。
• 偽差分單極性輸入范圍：將一個模擬輸入接地，另一個輸入施加信號，ADC輸出單極性2的補(bǔ)碼代碼，跨度同樣為滿量程的一半。
• 單端到差分轉(zhuǎn)換：當(dāng)需要更高的動態(tài)范圍時，可以使用單端到差分轉(zhuǎn)換電路，如LT1819高速雙運(yùn)算放大器，以提高信噪比（SNR）。
• 全差分輸入：為了獲得最佳的失真性能，推薦使用LT1819放大器作為兩個單位增益緩沖器，驅(qū)動全差分信號，可實(shí)現(xiàn) - 90dB的THD規(guī)格。

3.4 輸入驅(qū)動電路

為了確保ADC的性能，輸入信號源的阻抗應(yīng)盡量低。對于高阻抗源，需要使用緩沖放大器來減少采集期間的建立時間，并優(yōu)化ADC的失真性能。緩沖放大器還可以提供信號源和ADC輸入之間的隔離，減少采集期間的電流尖峰影響。

3.5 輸入濾波

為了減少噪聲和失真，應(yīng)在緩沖放大器輸入之前對輸入信號進(jìn)行濾波。簡單的1 - 極點(diǎn)RC低通濾波器通常就可以滿足大多數(shù)應(yīng)用的需求。同時，應(yīng)選擇低噪聲密度的緩沖放大器，并使用高質(zhì)量的電容和電阻，以減少對SNR的影響。

3.6 ADC參考

3.6.1 內(nèi)部參考

LTC2310 - 14內(nèi)部具有低噪聲、低漂移（20ppm/°C最大）的溫度補(bǔ)償帶隙參考，REFIN引腳輸出1.25V，REFOUT引腳輸出4.096V（5V電源）或2.048V（3.3V電源）。REFOUT和REFIN引腳都需要使用10μF的陶瓷電容進(jìn)行旁路。

3.6.2 外部參考

可以使用外部參考來驅(qū)動REFOUT引腳，此時需要將REFIN引腳接地以禁用內(nèi)部參考緩沖器。推薦使用LTC6655 - 5參考，以獲得更高的SNR。

3.7 動態(tài)性能

通過快速傅里葉變換（FFT）技術(shù)可以測試ADC的頻率響應(yīng)、失真和噪聲。LTC2310 - 14在額定吞吐量下提供了保證的AC失真和噪聲測量極限。

• 信號 - 噪聲和失真比（SINAD）：在2MHz采樣率、500kHz輸入時，典型值為81.7dB。
• 信噪比（SNR）：在2MHz采樣率、500kHz輸入時，典型值為82dB。
• 總諧波失真（THD）：在2MHz采樣率、500kHz輸入時，典型值為 - 93dB。

3.8 電源考慮

LTC2310 - 14需要兩個電源：5V電源 (V{DD}) 和數(shù)字輸入/輸出接口電源 (OV{DD}) 。 (OV{DD}) 的靈活性使得它可以與1.8V至2.5V的數(shù)字邏輯進(jìn)行通信。在使用LVDS I/O時， (OV{DD}) 必須設(shè)置為2.5V。電源沒有特定的排序要求，但需要注意絕對最大額定值。此外，ADC具有上電復(fù)位（POR）電路，在電源電壓低于2V時會復(fù)位，重新進(jìn)入正常范圍后需要等待10ms才能開始轉(zhuǎn)換。

3.9 定時和控制

3.9.1 CNV定時

CNV引腳控制ADC的轉(zhuǎn)換過程，下降沿觸發(fā)轉(zhuǎn)換。為了獲得最佳性能，CNV應(yīng)使用低抖動信號驅(qū)動。在2Msps轉(zhuǎn)換速率下，CNV信號的最小脈沖寬度為30ns。

3.9.2 SCK串行數(shù)據(jù)時鐘輸入

SCK的下降沿將轉(zhuǎn)換結(jié)果以MSB優(yōu)先的方式輸出到SDO引腳。為了實(shí)現(xiàn)2Msps的吞吐量，需要在SCK引腳施加64MHz的外部時鐘。

3.9.3 小憩/睡眠模式

LTC2310 - 14提供小憩和睡眠模式以節(jié)省功耗。進(jìn)入小憩模式需要將SCK信號保持高或低，并施加兩個CNV脈沖；進(jìn)入睡眠模式需要在小憩模式下再施加兩個脈沖。退出睡眠模式需要根據(jù)不同的I/O模式進(jìn)行相應(yīng)的操作，CMOS模式下一個SCK上升沿即可，LVDS模式下需要第五個CNV脈沖。

3.10 數(shù)字接口

LTC2310 - 14具有簡單易用的串行數(shù)字接口，通過CMOS/LVDS引腳可以選擇數(shù)字接口模式。在CMOS模式下，使用 (SDO+) 作為串行數(shù)據(jù)輸出， (SCK+) 作為串行時鐘輸入；在LVDS模式下，使用 (SDO+) 和 (SDO-) 作為差分輸出， (SCK+) 和 (SCK-) 作為差分輸入，并且需要在接收器端使用100Ω的差分終端電阻。

3.11 電路板布局

為了獲得最佳性能，建議使用四層印刷電路板，并將數(shù)字和模擬信號線盡可能分開。特別要注意避免數(shù)字時鐘或信號與模擬信號相鄰或在ADC下方布線。同時，應(yīng)使用單個實(shí)心接地平面，并將旁路電容盡可能靠近電源引腳放置，以確保低噪聲操作。

四、相關(guān)產(chǎn)品

Linear Technology還提供了一系列與LTC2310 - 14相關(guān)的產(chǎn)品，包括不同分辨率和采樣率的ADC、DAC、參考電壓源和放大器等，這些產(chǎn)品可以與LTC2310 - 14配合使用，滿足不同的應(yīng)用需求。

五、總結(jié)

LTC2310 - 14是一款性能卓越的14位ADC，具有高速、高精度、低功耗、寬工作溫度范圍等優(yōu)點(diǎn)，適用于多種高速數(shù)據(jù)采集和處理應(yīng)用。在設(shè)計過程中，需要根據(jù)具體的應(yīng)用需求合理選擇電源