AD9250：高性能14位雙路ADC的深度解析

在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們要深入探討的是Analog Devices公司的AD9250，一款14位、采樣速度高達(dá)250 MSPS的雙路ADC，它在通信、測試測量等眾多領(lǐng)域都有著廣泛的應(yīng)用。

文件下載：AD9250.pdf

產(chǎn)品概述

AD9250專為滿足低成本、小尺寸、寬帶寬和多功能性的通信應(yīng)用需求而設(shè)計。它采用了多級差分流水線架構(gòu)，并集成了輸出誤差校正邏輯，能夠提供出色的性能。同時，它還具備集成電壓參考、占空比穩(wěn)定器等特性，進一步提升了設(shè)計的便利性和性能穩(wěn)定性。

性能參數(shù)分析

直流特性

在直流特性方面，AD9250的分辨率為14位，保證了無漏碼。其偏移誤差和增益誤差都在一定范圍內(nèi)，積分非線性（INL）也表現(xiàn)良好。例如，在25°C時，INL的典型值為±0.25 LSB。此外，它的輸入電容為2.5 pF，輸入共模電壓可通過VCM引腳進行設(shè)置，以達(dá)到最佳性能。

交流特性

交流特性是衡量ADC性能的重要指標(biāo)。AD9250在不同輸入頻率下都有著出色的信噪比（SNR）和無雜散動態(tài)范圍（SFDR）。以AD9250 - 250為例，在185 MHz AIN和250 MSPS的條件下，SNR可達(dá)70.6 dBFS，SFDR為88 dBc。這使得它在處理高頻信號時能夠有效地抑制噪聲和雜散信號，保證信號的質(zhì)量。

數(shù)字特性

AD9250的數(shù)字輸出采用JESD204B接口，支持高達(dá)5 Gbps的鏈路速度。該接口減少了電路板布線需求，降低了接收設(shè)備的引腳數(shù)量要求。同時，它還支持多種配置模式，如單通道或雙通道、單車道或雙車道等，以滿足不同應(yīng)用的需求。

工作原理與設(shè)計要點

ADC架構(gòu)

AD9250的架構(gòu)由雙前端采樣保持電路和流水線式開關(guān)電容ADC組成。每個通道的輸入級包含一個差分采樣電路，可在差分或單端模式下進行交流或直流耦合。輸出級則負(fù)責(zé)數(shù)據(jù)對齊、誤差校正和數(shù)據(jù)緩沖。

模擬輸入考慮

模擬輸入是影響ADC性能的關(guān)鍵環(huán)節(jié)。AD9250的模擬輸入是一個差分開關(guān)電容電路，在處理差分輸入信號時具有最佳性能。為了減少驅(qū)動源的峰值瞬態(tài)電流，可在每個輸入串聯(lián)一個小電阻；同時，可在輸入兩端并聯(lián)一個電容，以提供動態(tài)充電電流。在中頻欠采樣應(yīng)用中，應(yīng)適當(dāng)減少并聯(lián)電容，以避免限制輸入帶寬。

時鐘輸入考慮

AD9250提供了兩種輸入采樣時鐘選項：差分奈奎斯特采樣時鐘輸入或RF時鐘輸入。時鐘輸入的質(zhì)量對ADC的性能有著重要影響，因此應(yīng)盡量選擇低抖動的時鐘源。同時，為了避免時鐘信號受到數(shù)字噪聲的調(diào)制，應(yīng)將時鐘驅(qū)動器的電源與ADC輸出驅(qū)動器的電源分開。

電源管理

AD9250支持靈活的電源管理模式，包括待機模式和掉電模式。在待機模式下，內(nèi)部參考電路保持供電，可實現(xiàn)快速喚醒；在掉電模式下，ADC的功耗可降低至約9 mW。

JESD204B接口配置

概述

JESD204B是一種用于數(shù)據(jù)轉(zhuǎn)換器的串行接口協(xié)議，AD9250的數(shù)字輸出采用了該協(xié)議。它將ADC的并行數(shù)據(jù)組裝成幀，并使用8b/10b編碼和可選的擾碼技術(shù)，形成串行輸出數(shù)據(jù)。

同步細(xì)節(jié)

AD9250支持JESD204B Subclass 0和Subclass 1，通過SYNC和SYSREF信號以及公共設(shè)備時鐘來建立鏈路同步。同步過程分為代碼組同步（CGS）、初始車道對齊序列（ILAS）和數(shù)據(jù)傳輸三個階段。

鏈路設(shè)置參數(shù)

配置AD9250的JESD204B接口參數(shù)需要遵循一定的步驟，包括禁用車道、選擇快速配置選項、配置詳細(xì)選項、檢查校驗和、設(shè)置額外的數(shù)字輸出配置選項以及重新啟用車道等。

應(yīng)用信息

設(shè)計指南

在設(shè)計系統(tǒng)時，需要注意電源和接地的連接。建議使用兩個獨立的1.8 V電源，其中AVDD電源可隔離，DVDD和DRVDD電源可連接在一起，但需要使用鐵氧體磁珠或電感進行隔離。同時，應(yīng)在每個電源域附近放置高頻去耦電容，以保證模擬性能。

SPI初始化序列

在AD9250上電后，需要通過SPI端口進行初始化和配置。初始化過程包括軟件復(fù)位、禁用JESD204B PHY、設(shè)置時鐘分頻比、配置JESD204B參數(shù)等步驟。

總結(jié)

AD9250作為一款高性能的14位雙路ADC，具有出色的性能和豐富的功能。它的JESD204B接口、靈活的電源管理模式以及多種配置選項，使其能夠滿足不同應(yīng)用的需求。在實際設(shè)計中，我們需要充分考慮模擬輸入、時鐘輸入、電源管理等方面的因素，以確保ADC的性能得到充分發(fā)揮。你在使用AD9250的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。