LTC2122：高性能雙路14位170Msps ADC的全方位解析

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的橋梁，其性能的優(yōu)劣直接影響到整個(gè)系統(tǒng)的表現(xiàn)。LTC2122作為一款高性能的雙路14位170Msps ADC，憑借其出色的特性和廣泛的應(yīng)用場景，成為眾多工程師的首選。今天，我們就來深入探討一下LTC2122的技術(shù)細(xì)節(jié)和應(yīng)用要點(diǎn)。

文件下載：LTC2122.pdf

一、產(chǎn)品概述

LTC2122是一款雙通道同時(shí)采樣的170Msps 14位A/D轉(zhuǎn)換器，具備JESD204B串行輸出接口。它專為數(shù)字化高頻、寬動(dòng)態(tài)范圍信號而設(shè)計(jì)，在通信、醫(yī)療成像、高清視頻等領(lǐng)域有著廣泛的應(yīng)用。其AC性能卓越，SNR可達(dá)70dBFS，SFDR高達(dá)90dBFS，1.25GHz的輸入帶寬使其能夠?qū)Ω哳l信號進(jìn)行欠采樣。

二、關(guān)鍵特性剖析

1. 串行接口優(yōu)勢

JESD204B串行接口極大地簡化了PCB設(shè)計(jì)，減少了所需的數(shù)據(jù)線路數(shù)量。在170Msps的采樣率下，僅需兩條3.4Gbps的輸出通道；當(dāng)采樣率高達(dá)150Msps時(shí)，兩個(gè)ADC甚至可以共享一條最高6.0Gbps的輸出通道。

2. 時(shí)鐘靈活性

DEVCLK+和DEVCLK–輸入可以接受差分正弦波、PECL或LVDS信號驅(qū)動(dòng)。此外，還提供了可選的時(shí)鐘二分頻電路和時(shí)鐘占空比穩(wěn)定器，能夠在寬范圍的時(shí)鐘占空比下保持高速高性能。

3. 低功耗設(shè)計(jì)

LTC2122的總功耗僅為751mW，采用單1.8V電源供電，同時(shí)具備低功耗的睡眠和打盹模式，有效降低了系統(tǒng)的能耗。

4. 易于驅(qū)動(dòng)的輸入范圍

其模擬輸入范圍為1.5VP - P，輸入易于驅(qū)動(dòng)，降低了前端電路的設(shè)計(jì)難度。

三、電氣特性詳解

1. 轉(zhuǎn)換器特性

• 分辨率：14位無失碼分辨率，確保了高精度的轉(zhuǎn)換。
• 線性誤差：積分線性誤差和差分線性誤差控制在較小范圍內(nèi)，保證了轉(zhuǎn)換的準(zhǔn)確性。
• 偏移和增益誤差：偏移誤差和增益誤差經(jīng)過精確校準(zhǔn)，提高了系統(tǒng)的穩(wěn)定性。

2. 模擬輸入特性

• 輸入范圍：在1.7V < VDD < 1.9V的條件下，模擬輸入范圍為1.5VP - P。
• 輸入泄漏電流：輸入泄漏電流極小，減少了對輸入信號的干擾。
• 采樣保持特性：采樣保持帶寬高達(dá)1250MHz，能夠快速準(zhǔn)確地采集信號。

3. 動(dòng)態(tài)精度特性

• SNR和SFDR：在不同輸入頻率下，SNR和SFDR表現(xiàn)出色，有效抑制了噪聲和雜散信號。
• 串?dāng)_：通道間串?dāng)_低至 - 90dB，確保了通道間的獨(dú)立性。

4. 內(nèi)部參考特性

內(nèi)部參考電壓穩(wěn)定，輸出電壓和溫度漂移小，為ADC提供了可靠的參考。

5. 電源要求

對電源電壓和電流有明確的要求，確保了系統(tǒng)的穩(wěn)定運(yùn)行。

6. 數(shù)字輸入輸出特性

數(shù)字輸入輸出的電壓、電流和時(shí)序特性都有嚴(yán)格的規(guī)范，保證了與其他數(shù)字電路的兼容性。

四、引腳功能與配置

LTC2122采用48引腳（7mm × 7mm）QFN封裝，各個(gè)引腳都有明確的功能：

• 電源引腳：VDD為1.8V電源，OVDD為1.2V - 1.9V輸出驅(qū)動(dòng)電源，需進(jìn)行適當(dāng)?shù)呐月诽幚怼?/li>
• 模擬輸入引腳：AINA +/AINA - 和AINB +/AINB - 為兩路模擬輸入，需差分驅(qū)動(dòng)。
• 時(shí)鐘引腳：DEVCLK -/DEVCLK + 為設(shè)備時(shí)鐘輸入，對信號質(zhì)量要求較高。
• 同步引腳：SYSREF +/SYSREF - 和SYNC~ +/SYNC~ - 用于同步和初始化。
• 輸出引腳：CMLOUT_A0 +/CMLOUT_A0 - 和CMLOUT_B0 +/CMLOUT_B0 - 為電流模式邏輯輸出，OF -/OF + 為溢出/欠溢出LVDS數(shù)字輸出。
• 串行接口引腳：CS、SCK、SDI和SDO構(gòu)成SPI接口，用于配置和數(shù)據(jù)讀寫。

五、應(yīng)用信息

1. 轉(zhuǎn)換器操作

模擬輸入需差分驅(qū)動(dòng)，DEVCLK輸入也應(yīng)差分驅(qū)動(dòng)以獲得最佳性能。高速串行接口的數(shù)據(jù)速率可達(dá)6.0Gbps/通道，溢出/欠溢出指示可作為高速串行數(shù)據(jù)的一部分，也可作為低延遲雙數(shù)據(jù)速率LVDS輸出。

2. 輸入驅(qū)動(dòng)電路

• 輸入濾波：建議在模擬輸入處添加RC低通濾波器，以隔離驅(qū)動(dòng)電路和A/D采樣保持開關(guān)，減少寬帶噪聲。
• 變壓器耦合電路：在較高輸入頻率下，采用傳輸線巴倫變壓器可獲得更好的平衡，降低A/D失真。
• 放大器電路：高速差分放大器可用于驅(qū)動(dòng)模擬輸入，通過AC耦合可優(yōu)化放大器輸出共模電壓，減少失真。

3. 參考電路

LTC2122具有內(nèi)部1.25V電壓參考，可通過SENSE引腳選擇內(nèi)部或外部參考。

4. 設(shè)備時(shí)鐘輸入

DEVCLK輸入的信號質(zhì)量對A/D噪聲性能影響很大，應(yīng)將其視為模擬信號，避免與數(shù)字走線相鄰?？赏ㄟ^可選的時(shí)鐘二分頻電路或時(shí)鐘占空比穩(wěn)定器確保采樣時(shí)鐘的50%占空比。

5. 溢出檢測

當(dāng)模擬輸入超出范圍時(shí)，會(huì)檢測到溢出（OF）事件?？赏ㄟ^串行位流或單獨(dú)的LVDS輸出報(bào)告OF事件。

6. 數(shù)據(jù)格式

輸出數(shù)據(jù)格式為偏移二進(jìn)制，與模擬輸入電壓有明確的對應(yīng)關(guān)系。

7. 電源管理

可通過SPI接口控制電源模式，包括單獨(dú)或同時(shí)關(guān)閉ADC通道、進(jìn)入睡眠模式或打盹模式，以節(jié)省功耗。

8. JESD204B接口

JESD204B是一種高速串行接口標(biāo)準(zhǔn)，LTC2122支持該標(biāo)準(zhǔn)，可簡化PCB布局。通過SYNC~信號實(shí)現(xiàn)同步，有單通道和雙通道兩種配置模式。同時(shí)，還支持多種JESD204B操作模式，如加擾模式、幀對齊監(jiān)控和通道對齊監(jiān)控等。

9. 測試模式

提供七種測試模式，包括周期性K28.5、K28.7、D21.5、PRBS15、重復(fù)通道對齊序列、長傳輸層測試模式和修改后的RPAT模式，方便進(jìn)行系統(tǒng)調(diào)試和評估。

10. 串行編程

通過SPI接口對A/D控制寄存器進(jìn)行編程，可實(shí)現(xiàn)數(shù)據(jù)的寫入和讀取。

六、典型應(yīng)用與布局注意事項(xiàng)

1. 典型應(yīng)用電路

文檔中給出了典型應(yīng)用電路示例，展示了LTC2122在實(shí)際應(yīng)用中的連接方式。

2. 布局注意事項(xiàng)

• 接地和旁路：需要在ADC下方的第一層設(shè)置干凈、完整的接地平面，使用高質(zhì)量陶瓷旁路電容，并將其盡可能靠近引腳。
• 信號隔離：模擬信號和數(shù)字信號應(yīng)盡量分離，避免數(shù)字走線與模擬信號相鄰或在ADC下方。
• 散熱：大部分熱量通過底部暴露焊盤和封裝引腳傳遞到PCB上，暴露焊盤應(yīng)焊接到較大的接地焊盤上，并通過過孔連接到內(nèi)部接地平面。

七、總結(jié)

LTC2122作為一款高性能的ADC，具有出色的性能和豐富的功能。在設(shè)計(jì)過程中，工程師需要充分了解其特性和應(yīng)用要點(diǎn)，合理選擇輸入驅(qū)動(dòng)電路、參考電路和時(shí)鐘配置，注意PCB布局和電源管理，以確保系統(tǒng)的穩(wěn)定運(yùn)行和高性能表現(xiàn)。同時(shí)，通過各種測試模式和串行編程功能，可方便地進(jìn)行系統(tǒng)調(diào)試和優(yōu)化。希望本文能為工程師在使用LTC2122進(jìn)行設(shè)計(jì)時(shí)提供有益的參考。你在使用LTC2122的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。