高性能12位ADC：LTC2261-12/LTC2260-12/LTC2259-12深度解析

在電子設(shè)計的領(lǐng)域中，模數(shù)轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，它是連接模擬世界和數(shù)字世界的橋梁。今天要給大家介紹的是Linear Technology的三款高性能12位ADC：LTC2261-12、LTC2260-12和LTC2259-12。這三款A(yù)DC性能卓越，在多個領(lǐng)域都有廣泛應(yīng)用。下面，我們就來詳細(xì)了解一下它們。

文件下載：LTC2259-12.pdf

產(chǎn)品概述

LTC2261-12、LTC2260-12和LTC2259-12是采樣12位A/D轉(zhuǎn)換器，專為數(shù)字化高頻、寬動態(tài)范圍信號而設(shè)計。它們具有出色的AC性能，SNR可達(dá)70.8dB，SFDR可達(dá)85dB，超低抖動僅為0.17psRMS，能夠?qū)崿F(xiàn)IF頻率的欠采樣，且噪聲性能優(yōu)異。其DC規(guī)格也十分出色，典型的INL為±0.3LSB，DNL為±0.1LSB，并且在全溫度范圍內(nèi)無丟碼現(xiàn)象，過渡噪聲低至0.3LSBRMS。

產(chǎn)品特性

• 高性能表現(xiàn)：70.8dB的SNR和85dB的SFDR確保了高精度的信號轉(zhuǎn)換，能夠滿足對信號質(zhì)量要求較高的應(yīng)用場景。
• 低功耗設(shè)計：分別提供125Msps、105Msps和80Msps的采樣速率，對應(yīng)功耗為124mW、103mW和87mW，采用單1.8V電源供電，有效降低了系統(tǒng)功耗。
• 豐富的輸出模式：支持CMOS、DDR CMOS或DDR LVDS輸出，可根據(jù)不同的系統(tǒng)需求靈活選擇，滿足多樣化的設(shè)計要求。
• 可選擇的輸入范圍：輸入范圍可在1VP-P至2VP-P之間選擇，能夠適應(yīng)不同幅度的輸入信號。
• 強大的功能特性：具備800MHz的全功率帶寬S/H、可選的數(shù)據(jù)輸出隨機化功能、可選的時鐘占空比穩(wěn)定器、關(guān)斷和休眠模式，以及用于配置的串行SPI端口，方便用戶進(jìn)行靈活配置和操作。
• 引腳兼容設(shè)計：提供14位和12位版本的引腳兼容設(shè)計，方便用戶進(jìn)行升級和替換，提高了設(shè)計的靈活性和可擴展性。
• 緊湊的封裝形式：采用40引腳（6mm × 6mm）的QFN封裝，節(jié)省了電路板空間，適合對空間要求較高的應(yīng)用。

應(yīng)用領(lǐng)域

這些特性使得LTC2261-12/LTC2260-12/LTC2259-12在眾多領(lǐng)域得到了廣泛應(yīng)用，如通信、蜂窩基站、軟件無線電、便攜式醫(yī)學(xué)成像、多通道數(shù)據(jù)采集和無損檢測等。在實際設(shè)計中，我們可以根據(jù)具體的應(yīng)用場景，充分發(fā)揮這些ADC的優(yōu)勢，實現(xiàn)高性能的信號處理系統(tǒng)。

關(guān)鍵參數(shù)解析

1. 轉(zhuǎn)換器特性

分辨率方面，三款A(yù)DC均為12位，且無丟碼現(xiàn)象，能夠提供較高的精度。INL（積分線性誤差）和DNL（微分線性誤差）是衡量ADC線性度的重要指標(biāo)，典型值分別為±0.3LSB和±0.1LSB，保證了信號轉(zhuǎn)換的準(zhǔn)確性。偏移誤差和增益誤差也控制在較小范圍內(nèi)，并且具有較低的溫度漂移，確保了在不同溫度環(huán)境下的穩(wěn)定性能。過渡噪聲為0.3LSBRMS，進(jìn)一步提高了信號質(zhì)量。

2. 模擬輸入特性

模擬輸入范圍可在1Vp-p至2Vp-p之間選擇，以適應(yīng)不同幅度的輸入信號。輸入共模電壓為VCM，且在一定范圍內(nèi)波動，輸入共模電流和泄漏電流都非常小，減小了對輸入信號的影響。采樣保持采集延遲時間為0ns，采樣保持采集延遲抖動為0.17psRMS，保證了高速采樣的準(zhǔn)確性。模擬輸入共模抑制比（CMRR）為80dB，有效抑制了共模干擾。全功率帶寬為800MHz，能夠處理高頻信號。

3. 動態(tài)精度特性

SNR和SFDR是衡量ADC動態(tài)性能的重要指標(biāo)。在不同的輸入頻率下，三款A(yù)DC的SNR和SFDR都表現(xiàn)出色。例如，在5MHz輸入時，SNR可達(dá)70.6dB - 70.8dB，SFDR可達(dá)88dB - 90dB。這表明它們在處理高頻信號時，能夠有效地抑制噪聲和雜散信號，保證信號的質(zhì)量。

4. 內(nèi)部參考特性

內(nèi)部參考輸出電壓穩(wěn)定，VCM輸出電壓為0.5 ? VDD，且具有較低的溫度漂移和輸出電阻。VREF輸出電壓為1.25V，同樣具有良好的穩(wěn)定性。這些穩(wěn)定的參考電壓為ADC的正常工作提供了可靠的保障。

5. 數(shù)字輸入和輸出特性

數(shù)字輸入和輸出的電氣特性也非常重要。在不同的工作模式下，輸入電壓范圍、輸入電阻、輸入電容等參數(shù)都有明確的規(guī)定。例如，在差分編碼模式下，差分輸入電壓為0.2V，共模輸入電壓在一定范圍內(nèi)可調(diào)。數(shù)字輸出的高、低電平電壓也根據(jù)不同的輸出模式和負(fù)載條件進(jìn)行了詳細(xì)的規(guī)定，確保了與其他數(shù)字電路的兼容性。

6. 電源要求特性

電源要求方面，模擬供電電壓和輸出供電電壓都有一定的范圍要求，以保證ADC的正常工作。不同的輸出模式下，模擬供電電流和數(shù)字供電電流有所不同，功耗也相應(yīng)變化。例如，在CMOS輸出模式下，功耗相對較低；而在LVDS輸出模式下，由于輸出電流較大，功耗會相應(yīng)增加。此外，還提供了睡眠模式和休眠模式，進(jìn)一步降低了功耗，適用于對功耗要求較高的應(yīng)用場景。

7. 時序特性

時序特性對于ADC的正常工作至關(guān)重要。采樣頻率分別為125MHz（LTC2261-12）、105MHz（LTC2260-12）和80MHz（LTC2259-12），ENC低時間和高時間在不同的時鐘占空比穩(wěn)定器模式下有不同的要求。數(shù)據(jù)輸出的延遲時間、時鐘輸出的延遲時間以及數(shù)據(jù)和時鐘輸出的偏斜等參數(shù)也都有明確的規(guī)定，確保了數(shù)據(jù)的準(zhǔn)確傳輸和同步。

引腳功能與配置

通用引腳功能

• 模擬輸入引腳：(A{IN}^{+}) 和 (A{IN}^{-}) 為正、負(fù)差分模擬輸入引腳，用于輸入需要轉(zhuǎn)換的模擬信號，輸入信號應(yīng)圍繞由 (V_{CM}) 輸出引腳設(shè)置的共模電壓進(jìn)行差分驅(qū)動。
• 電源和地引腳：包括 (V{DD})（1.8V 模擬電源）、GND（ADC 電源地）、(OV{DD})（輸出驅(qū)動器電源）和 OGND（輸出驅(qū)動器地），這些引腳為 ADC 提供穩(wěn)定的電源和接地參考。
• 參考引腳：REFH 和 REFL 為 ADC 高、低參考引腳，需要進(jìn)行旁路電容連接，以提供穩(wěn)定的參考電壓。(V{REF}) 為參考電壓輸出引腳，標(biāo)稱值為 1.25V，需要旁路到地。(V{CM}) 為共模偏置輸出引腳，標(biāo)稱值為 (V_{DD}/2)，用于偏置模擬輸入的共模電壓。
• 控制和配置引腳：PAR/SER 為編程模式選擇引腳，可選擇串行編程模式或并行編程模式。(ENC^{+}) 和 (ENC^{-}) 為編碼輸入引腳，用于觸發(fā)轉(zhuǎn)換。CS、SCK、SDI 和 SDO 為串行接口引腳，用于對 ADC 的模式控制寄存器進(jìn)行編程和讀取。

不同輸出模式下的引腳功能

全速率CMOS輸出模式

該模式下，D0 - D11 為數(shù)字輸出引腳，CLKOUT + 和 CLKOUT - 為數(shù)據(jù)輸出時鐘引腳，OF 為溢出/欠溢出數(shù)字輸出引腳。這些引腳具有 CMOS 輸出電平，輸出電源由 (OV_{DD}) 和 OGND 提供，可支持 1.2V - 1.8V 的 CMOS 邏輯輸出。

雙倍數(shù)據(jù)速率CMOS輸出模式

在該模式下，D0_1 - D10_11 為雙倍數(shù)據(jù)速率數(shù)字輸出引腳，將兩個數(shù)據(jù)位復(fù)用在每個輸出引腳上，減少了數(shù)據(jù)線路的數(shù)量。CLKOUT + 和 CLKOUT - 以及 OF 引腳的功能與全速率 CMOS 輸出模式類似，但需要注意的是，在高采樣速率下，SNR 會略有下降，因此不建議在采樣頻率高于 100MHz 時使用。

雙倍數(shù)據(jù)速率LVDS輸出模式

此模式下，D0_1 -/D0_1 + 到 D10_11 -/D10_11 + 為雙倍數(shù)據(jù)速率數(shù)字輸出引腳，采用差分輸出形式。CLKOUT +/CLKOUT - 和 OF +/OF - 也為差分輸出引腳。默認(rèn)情況下，輸出為標(biāo)準(zhǔn) LVDS 電平，需要外部 100Ω 差分終端電阻，輸出驅(qū)動器電流可通過編程進(jìn)行調(diào)整，還可選擇啟用內(nèi)部 100Ω 終端電阻，以提高信號完整性。

應(yīng)用設(shè)計要點

轉(zhuǎn)換器操作

LTC2261-12/LTC2260-12/LTC2259-12采用單1.8V電源供電，模擬輸入應(yīng)采用差分驅(qū)動方式，以提高抗干擾能力。編碼輸入可以選擇差分或單端驅(qū)動，單端驅(qū)動可降低功耗。數(shù)字輸出有CMOS、DDR CMOS和DDR LVDS三種模式可供選擇，用戶可以根據(jù)系統(tǒng)需求和設(shè)計要求進(jìn)行靈活配置。通過串行SPI端口對模式控制寄存器進(jìn)行編程，可以選擇許多額外的功能，如數(shù)據(jù)輸出隨機化、時鐘占空比穩(wěn)定器等。

模擬輸入設(shè)計

模擬輸入是一個差分CMOS采樣保持電路，輸入信號應(yīng)圍繞 (V{CM}) 輸出引腳設(shè)置的共模電壓進(jìn)行差分驅(qū)動。對于2V輸入范圍，輸入信號應(yīng)在 (V{CM}-0.5V) 至 (V_{CM}+0.5V) 之間擺動，且輸入信號之間應(yīng)具有180°的相位差。為了減少對輸入信號的影響，輸入電路的寄生電容和電阻應(yīng)盡可能小。同時，在模擬輸入處應(yīng)盡量設(shè)置RC低通濾波器，以隔離驅(qū)動電路與A/D采樣保持開關(guān)的影響，減少寬帶噪聲對輸入信號的干擾。

輸入驅(qū)動電路設(shè)計

• 輸入濾波：RC低通濾波器的元件值應(yīng)根據(jù)應(yīng)用的輸入頻率進(jìn)行選擇，以確保在有效濾波的同時，不影響輸入信號的頻率響應(yīng)。
• 變壓器耦合電路：在較高輸入頻率下，采用具有中心抽頭次級的RF變壓器或傳輸線巴倫變壓器驅(qū)動模擬輸入，能夠提供更好的平衡性，降低A/D的失真。
• 放大器電路：對于高速信號處理，可以使用高速差分放大器驅(qū)動模擬輸入。放大器的輸出應(yīng)采用AC耦合到A/D，以優(yōu)化放大器的輸出共模電壓，減少失真。在非常高的頻率下，RF增益塊通常具有更低的失真，如果增益塊是單端的，則需要使用變壓器電路將信號轉(zhuǎn)換為差分信號后再驅(qū)動A/D。

參考設(shè)計

LTC2261-12/LTC2260-12/LTC2259-12內(nèi)部具有1.25V電壓參考。通過連接SENSE引腳，可以選擇不同的輸入范圍。例如，將SENSE連接到 (V{DD}) 可選擇2V輸入范圍，連接到地可選擇1V輸入范圍。也可以通過施加0.625V - 1.30V的外部參考電壓到SENSE引腳來調(diào)整輸入范圍。(V{REF})、REFH和REFL引腳需要進(jìn)行旁路電容連接，以確保參考電壓的穩(wěn)定性。

編碼輸入設(shè)計

編碼輸入的信號質(zhì)量對A/D的噪聲性能有很大影響，因此應(yīng)將其視為模擬信號進(jìn)行處理，避免在電路板上與數(shù)字走線相鄰。編碼輸入有差分編碼模式和單端編碼模式兩種操作模式。差分編碼模式適用于正弦波、PECL或LVDS編碼輸入，內(nèi)部通過10k等效電阻將編碼輸入偏置到1.2V。單端編碼模式適用于CMOS編碼輸入，將 (ENC^{-}) 連接到地，使用方波編碼輸入驅(qū)動 (ENC^{+})。為了獲得良好的抖動性能，編碼輸入信號應(yīng)具有快速的上升和下降時間。

時鐘占空比穩(wěn)定器設(shè)計

為了確保A/D的良好性能，編碼信號的占空比應(yīng)盡量保持在50%(±5%)。如果啟用了可選的時鐘占空比穩(wěn)定器電路，編碼占空比可以在30% - 70%之間變化，穩(wěn)定器將維持內(nèi)部50%的恒定占空比。但需要注意的是，當(dāng)編碼信號改變頻率或關(guān)閉時，穩(wěn)定器電路需要一百個時鐘周期來鎖定輸入時鐘。在需要快速改變采樣率的應(yīng)用中，可以禁用時鐘占空比穩(wěn)定器，但此時需要確保采樣時鐘的占空比在50%(±5%)范圍內(nèi)，且該穩(wěn)定器不適用于低于5Msps的采樣率。

數(shù)字輸出設(shè)計

數(shù)字輸出模式選擇

• 全速率CMOS模式：適用于對輸出速率要求不高，且對電路復(fù)雜度和成本有一定要求的應(yīng)用。該模式下，輸出具有CMOS輸出電平，輸出電源范圍為1.1V - 1.9V，可支持1.2V - 1.8V的CMOS邏輯輸出。為了保證良好的性能，數(shù)字輸出應(yīng)驅(qū)動較小的電容負(fù)載，當(dāng)負(fù)載電容大于10pF時，建議使用數(shù)字緩沖器。
• 雙倍數(shù)據(jù)速率CMOS模式：該模式將兩個數(shù)據(jù)位復(fù)用在每個數(shù)據(jù)引腳上，減少了數(shù)據(jù)線路的數(shù)量，簡化了電路板布線，降低了接收數(shù)據(jù)所需的輸入引腳數(shù)量。但在高采樣速率下，SNR會略有下降，因此不建議在采樣頻率高于100MHz時使用。
• 雙倍數(shù)據(jù)速率LVDS模式：采用差分輸出形式，可有效降低系統(tǒng)中的數(shù)字噪聲。默認(rèn)輸出為標(biāo)準(zhǔn)LVDS電平，需要外部100Ω差分終端電阻，輸出驅(qū)動器電流可通過編程進(jìn)行調(diào)整，還可選擇啟用內(nèi)部100Ω終端電阻，以提高信號完整性。在LVDS模式下，(OV_{DD}) 必須為1.8V。

溢出位和相位調(diào)整

溢出輸出位（OF）在模擬輸入超出范圍或欠范圍時輸出邏輯高電平，其具有與數(shù)據(jù)位相同的流水線延遲。在某些應(yīng)用中，為了確保數(shù)據(jù)的正確鎖存，可能需要對CLKOUT + 信號進(jìn)行相移?？梢酝ㄟ^對模式控制寄存器A2進(jìn)行編程來實現(xiàn)CLKOUT +/CLKOUT - 信號的相移，相移角度可以選擇0°、45°、90°或135°。同時，還可以通過控制寄存器位獨立反轉(zhuǎn)CLKOUT + 和CLKOUT - 的極性。

數(shù)據(jù)格式和其他功能

默認(rèn)情況下，輸出數(shù)據(jù)格式為偏移二進(jìn)制格式，也可以通過對模式控制寄存器A4進(jìn)行編程選擇2的補碼格式。為了減少數(shù)字輸出的干擾，可以啟用數(shù)字輸出隨機化功能和交替位極性模式。數(shù)字輸出測試模式可以強制A/D數(shù)據(jù)輸出為已知值，方便進(jìn)行電路測試。此外，還可以通過對模式控制寄存器進(jìn)行編程來禁用數(shù)字輸出，進(jìn)入睡眠或休眠模式以節(jié)省功耗。

編程模式

并行編程模式

將PAR/SER引腳連接到 (V_{DD}) 可啟用并行編程模式。在該模式下，CS、SCK和SDI引腳作為二進(jìn)制邏輯輸入，設(shè)置某些操作模式。例如，CS可控制時鐘占空比穩(wěn)定器的開關(guān)，SCK可控制數(shù)字輸出模式，SDI可控制電源關(guān)閉。這種模式相對簡單，但只能設(shè)置一些常用的操作模式。

串行編程模式

將PAR/SER引腳連接到地可啟用串行編程模式。在該模式下，CS、SCK、SDI和SDO引腳構(gòu)成一個串行接口，用于對A/D模式控制寄存器進(jìn)行編程和讀取。通過發(fā)送16位串行字，可以將數(shù)據(jù)寫入寄存器或從寄存器讀取數(shù)據(jù)進(jìn)行驗證。這種模式具有更高的靈活性，可以設(shè)置所有可用的操作模式。

PCB設(shè)計與散熱

PCB設(shè)計要點

• 接地和旁路：LTC2261-12需要一個干凈、完整的接地平面的印刷電路板，建議使用具有內(nèi)部接地平面的多層板。布局時應(yīng)確保數(shù)字和模擬信號線盡可能分開，避免數(shù)字走線與模擬信號走線相鄰或在ADC下方走線。在 (V{DD})、(OV{DD})、(V{CM})、(V{REF})、REFH和REFL引腳處應(yīng)使用高質(zhì)量的陶瓷旁路電容，且電容應(yīng)盡可能靠近引腳。
• 信號隔離：模擬輸入、編碼信號和數(shù)字輸出不應(yīng)相互靠近布線，應(yīng)使用接地填充和接地過孔作為隔離屏障，以減少信號之間的干擾。

散熱設(shè)計要點

LTC2261-12產(chǎn)生的大部分熱量通過底部裸露焊盤和封裝引腳傳遞到印刷電路板上。為了保證良好的電氣和熱性能，裸露焊盤必須焊接到電路板上的大接地焊盤上，以提供有效的散熱路徑。

總結(jié)與展望

LTC2261-12/LTC2260-12/LTC2259-12是三款性能優(yōu)異的12位ADC，具有高速度、高精度、低功耗等優(yōu)點，同時提供了豐富的功能和靈活的配置選項。在實際應(yīng)用中，我們需要根據(jù)具體的需求和設(shè)計要求，合理選擇輸出模式、輸入驅(qū)動電路和編程模式，同時注意PCB設(shè)計和散熱問題，以充分