深入解析AD7262：一款高性能的12位同步采樣SAR ADC

在電子設(shè)計(jì)領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是一個(gè)關(guān)鍵環(huán)節(jié)，它直接影響著系統(tǒng)的性能和精度。AD7262作為一款12位同步采樣SAR ADC，憑借其出色的性能和豐富的功能，在眾多應(yīng)用場(chǎng)景中展現(xiàn)出了強(qiáng)大的優(yōu)勢(shì)。本文將深入剖析AD7262的特點(diǎn)、工作原理、應(yīng)用細(xì)節(jié)等方面，為電子工程師們提供全面的參考。

文件下載：AD7262.pdf

產(chǎn)品概述

AD7262和AD7262 - 5是雙路、12位、高速、低功耗的逐次逼近型ADC，由單一5V電源供電。AD7262每個(gè)片上ADC的吞吐率高達(dá)1MSPS，而AD7262 - 5的吞吐率則可達(dá)500kSPS。它們能夠同時(shí)對(duì)兩個(gè)通道進(jìn)行采樣和轉(zhuǎn)換，并且每個(gè)ADC前面都有一個(gè)帶PGA的真差分模擬輸入，提供了14種可編程增益設(shè)置，范圍從×1到×128。此外，芯片還集成了四個(gè)比較器，可用于電機(jī)控制系統(tǒng)中對(duì)極傳感器信號(hào)的監(jiān)測(cè)。

關(guān)鍵特性

1. 集成PGA與靈活增益設(shè)置

AD7262集成了PGA，提供了14種可編程增益設(shè)置，能夠檢測(cè)和轉(zhuǎn)換低電平模擬信號(hào)。這種靈活的增益設(shè)置使得芯片可以適應(yīng)不同幅度的輸入信號(hào)，充分利用其寬動(dòng)態(tài)范圍。

2. 雙路同步采樣ADC

每個(gè)PGA后面都跟著一個(gè)雙路同步采樣ADC，AD7262每個(gè)ADC的吞吐率可達(dá)1MSPS。兩個(gè)ADC的轉(zhuǎn)換結(jié)果可以同時(shí)在不同的數(shù)據(jù)線上輸出，也可以在只有一個(gè)串口的情況下依次在一條數(shù)據(jù)線上輸出。

3. 四個(gè)集成比較器

芯片上集成的四個(gè)比較器可用于電機(jī)控制應(yīng)用中對(duì)極傳感器信號(hào)的計(jì)數(shù)。其中，比較器A和B功耗極低，而比較器C和D則具有快速的傳播延遲。

4. 內(nèi)部2.5V參考

AD7262具有內(nèi)部2.5V參考，也可以選擇使用外部參考。內(nèi)部參考可以通過REFSEL引腳進(jìn)行選擇，當(dāng)REFSEL引腳接高電平時(shí)，使用內(nèi)部參考；接低電平時(shí)，可以通過VREFA和VREFB引腳提供外部參考。

性能參數(shù)

動(dòng)態(tài)性能

在動(dòng)態(tài)性能方面，當(dāng)輸入為100kHz正弦波，PGA增益設(shè)置為2時(shí)，信噪比（SNR）典型值為73dB，信號(hào)與（噪聲 + 失真）比（SINAD）典型值為72dB，總諧波失真（THD）典型值為 - 85dB，無雜散動(dòng)態(tài)范圍（SFDR）典型值為 - 97dB。

直流精度

分辨率為12位，保證在12位無漏碼。正滿量程誤差、積分非線性、差分非線性等參數(shù)在不同的增益設(shè)置和校準(zhǔn)條件下都有明確的指標(biāo)。

模擬輸入

模擬輸入阻抗大于1GΩ，輸入帶寬在增益為2時(shí) - 3dB帶寬為1.7MHz。輸入電壓范圍和共模電壓范圍根據(jù)不同的PGA增益設(shè)置有所不同。

比較器性能

比較器A和B在25°C至105°C時(shí)輸入偏移典型值為±2mV，比較器C和D的輸入偏移典型值也為±2mV。偏移電壓漂移為0.5μV/°C。不同電源電壓下，比較器的傳播延遲時(shí)間也有所不同。

工作原理

電路結(jié)構(gòu)

AD7262包含兩個(gè)片上差分可編程增益放大器、兩個(gè)跟蹤保持放大器和兩個(gè)逐次逼近型模數(shù)轉(zhuǎn)換器，以及四個(gè)片上比較器。這些組件協(xié)同工作，實(shí)現(xiàn)了對(duì)模擬信號(hào)的采樣、放大和轉(zhuǎn)換。

轉(zhuǎn)換過程

當(dāng)CS引腳的下降沿到來時(shí)，跟蹤保持放大器進(jìn)入保持模式，此時(shí)模擬輸入被采樣，同時(shí)轉(zhuǎn)換過程開始。轉(zhuǎn)換需要至少19個(gè)SCLK周期才能完成。在轉(zhuǎn)換過程中，DOUTx線處于三態(tài)，轉(zhuǎn)換完成后，第19個(gè)SCLK下降沿將轉(zhuǎn)換結(jié)果的MSB輸出，后續(xù)數(shù)據(jù)依次通過SCLK下降沿輸出。

增益選擇

增益可以通過設(shè)置G0至G3引腳的邏輯狀態(tài)或編程控制寄存器來選擇。不同的邏輯狀態(tài)組合對(duì)應(yīng)著不同的增益設(shè)置，為用戶提供了靈活的選擇。

電源管理

AD7262提供了多種電源管理模式，用戶可以通過控制寄存器或PD0至PD2引腳來選擇不同的電源管理模式，以實(shí)現(xiàn)對(duì)各個(gè)組件的獨(dú)立供電控制，從而達(dá)到節(jié)能的目的。

應(yīng)用場(chǎng)景

電機(jī)控制

AD7262非常適合用于電機(jī)控制中的軸位置反饋回路。它可以直接與多種傳感器類型接口，如光學(xué)編碼器、磁阻傳感器和霍爾效應(yīng)傳感器等。通過同時(shí)采樣傳感器的正弦和余弦輸出，以及利用片上比較器監(jiān)測(cè)極傳感器信號(hào)，能夠?qū)崿F(xiàn)精確的電機(jī)位置控制。

信號(hào)監(jiān)測(cè)

由于其高分辨率和靈活的增益設(shè)置，AD7262也可用于監(jiān)測(cè)各種小幅度信號(hào)，如傳感器輸出信號(hào)等。

設(shè)計(jì)建議

接地與布局

在PCB設(shè)計(jì)中，應(yīng)將模擬和數(shù)字部分分開，使用獨(dú)立的電源引腳和接地平面，以減少模擬和數(shù)字部分之間的耦合。所有AGND引腳應(yīng)連接到模擬接地平面，DGND引腳應(yīng)連接到數(shù)字接地平面，并且兩個(gè)接地平面應(yīng)在一點(diǎn)連接，形成星型接地。同時(shí)，應(yīng)避免在芯片下方運(yùn)行數(shù)字線路，以減少噪聲耦合。

電源去耦

所有模擬電源應(yīng)使用10μF鉭電容和100nF電容并聯(lián)到地進(jìn)行去耦。這些去耦電容應(yīng)盡可能靠近芯片放置，以提供低阻抗路徑，減少電源線上的干擾。

接口設(shè)計(jì)

在與微處理器接口時(shí)，應(yīng)根據(jù)微處理器的時(shí)鐘頻率和接口要求，合理選擇SCLK頻率和數(shù)據(jù)讀取方式。同時(shí)，要注意CS、SCLK、DOUT等引腳的時(shí)序關(guān)系，確保數(shù)據(jù)的準(zhǔn)確傳輸。

總結(jié)

AD7262是一款功能強(qiáng)大、性能出色的12位同步采樣SAR ADC，具有集成PGA、雙路同步采樣、四個(gè)比較器等豐富的功能。它在電機(jī)控制、信號(hào)監(jiān)測(cè)等領(lǐng)域有著廣泛的應(yīng)用前景。在設(shè)計(jì)過程中，電子工程師們需要充分考慮其性能參數(shù)、工作原理和設(shè)計(jì)建議，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用AD7262或類似ADC芯片時(shí)，遇到過哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。