最近一直在挖先進(jìn)封裝的瓜，發(fā)現(xiàn)現(xiàn)在半導(dǎo)體圈里聊得火熱的CoWoS、CoPoS、FOPLP這些詞，好多朋友聽完都一頭霧水：不就是裝芯片嗎？怎么還能決定AI發(fā)展的節(jié)奏？

今天就和大家一起掰扯清楚下一代封裝技術(shù)的核心——CoPoS，還有它和現(xiàn)在火得一塌糊涂的FOPLP到底有啥關(guān)系，為什么說它才是未來AI算力降價(jià)、普及的關(guān)鍵。

先聊點(diǎn)背景現(xiàn)在的高端AI芯片，為什么造不出來也買不起？

你肯定聽說過英偉達(dá)的H100、B200顯卡，一塊就幾十萬，有錢還不一定能買到。

為什么？除了芯片本身難造，更卡脖子的其實(shí)是封裝環(huán)節(jié)。

現(xiàn)在高端AI芯片不是一塊單獨(dú)的GPU，得把計(jì)算核心、十幾顆HBM高帶寬顯存還有其他組件拼在一起，就像把十幾臺高速服務(wù)器塞到一個(gè)巴掌大的盒子里，還要保證它們之間的數(shù)據(jù)傳輸零延遲、不會過熱死機(jī)。

之前臺積電解決這個(gè)問題的技術(shù)叫CoWoS，簡單說就是把這些芯片都放在一片圓形的硅晶圓上，通過硅中介層把它們連起來。

這個(gè)技術(shù)牛是真牛，但問題也很致命：

浪費(fèi)太多：圓形晶圓邊緣沒法放芯片，面積利用率只有45%左右，造10塊有5塊的地方都浪費(fèi)了，成本能不高嗎？

產(chǎn)能上不去：12寸的晶圓最多也就放十幾顆大AI芯片，就算臺積電把產(chǎn)能拉滿，一年也造不出多少，巨頭們搶產(chǎn)能都搶破頭了。

上限快到頂：芯片越做越大，晶圓就那么大，散熱、翹曲的問題越來越難解決，再往下走物理瓶頸就在那擺著。

CoPoS到底是啥？一場“化圓為方”的生產(chǎn)革命

其實(shí)臺積電早就看到這個(gè)問題，所以憋了個(gè)大招：CoPoS，全稱叫Chip-on-Panel-on-Substrate，你不用記這個(gè)名字，只要記住它的核心邏輯：把原來放芯片的圓形晶圓，換成了方形的大面板。

你可以這么理解：原來我們是在圓形的餐桌上擺菜，邊角的地方擺不下都浪費(fèi)了；現(xiàn)在換成了超大的方形餐桌，能擺的菜翻了好幾倍，一點(diǎn)空間都不浪費(fèi)。

這個(gè)改變聽起來簡單，其實(shí)是從根上改了封裝的邏輯：

面積利用率直接從45%拉到95%以上，單塊面板的面積是12寸晶圓的3-8倍，一次能造的AI芯片直接翻好幾倍，產(chǎn)能問題一下就解決了大半。材料也換了，原來的硅中介層換成了玻璃或者藍(lán)寶石，熱穩(wěn)定性更好，芯片做大了也不會彎，散熱效率更高，再也不用擔(dān)心大芯片過熱出問題。

單位封裝成本直接降10%-30%，以后AI芯片說不定真的能從幾十萬一塊，降到普通人也能摸得到的價(jià)格。

同樣是方面板，CoPoS和現(xiàn)在火的FOPLP有啥不一樣？

FOPLP（扇出型面板級封裝），和CoPoS一樣都是用方形面板，好多人把它們搞混。

其實(shí)它們倆的定位完全不一樣，是互補(bǔ)的關(guān)系，不是競爭：

簡單說就是：

FOPLP負(fù)責(zé)把中低端芯片的成本打下來，讓汽車、手機(jī)、智能家居的芯片更便宜；

CoPoS負(fù)責(zé)解決高端AI算力的產(chǎn)能問題，讓大模型訓(xùn)練、超級計(jì)算機(jī)的算力不再卡脖子。

而且臺積電現(xiàn)在的思路很明確：CoPoS其實(shí)就是把FOPLP的面板工藝和原來CoWoS的中介層優(yōu)勢結(jié)合起來，相當(dāng)于站在FOPLP的肩膀上，專門給高端場景做的定制版。

未來格局：并存，而非取代

這一輪封裝技術(shù)的革命，本質(zhì)上就是把AI算力的“生產(chǎn)成本”打下來：

之前只有大廠能用得起的AI算力，未來會因?yàn)榉庋b成本的下降，逐步落到普通人的手機(jī)、汽車、智能家居里，這才是技術(shù)迭代真正的價(jià)值。

當(dāng)前先進(jìn)封裝是后摩爾時(shí)代突破芯片性能天花板、實(shí)現(xiàn)“異質(zhì)集成、算力躍升”的核心技術(shù)路徑，CoWoS、FoPLP與CoPoS正是先進(jìn)封裝產(chǎn)業(yè)不同技術(shù)路線、不同應(yīng)用層級的核心代表性成果，共同構(gòu)成了先進(jìn)封裝產(chǎn)業(yè)向更高集成度、更廣覆蓋場景迭代的核心支撐。

CoPoS則是先進(jìn)封裝面向中高端場景性能與成本平衡的核心探索方向，作為下一代2.5D封裝的迭代方案，它填補(bǔ)了高端與普惠級先進(jìn)封裝之間的技術(shù)空白，代表了先進(jìn)封裝未來面向中高端AI推理、中端算力芯片等場景的演進(jìn)路線。

半導(dǎo)體行業(yè)的競爭，正在從“制程戰(zhàn)”轉(zhuǎn)向“封裝戰(zhàn)”。

當(dāng)摩爾定律逼近物理極限，晶體管微縮的邊際效益遞減，封裝不再是芯片制造的最后一公里，而是決定性能、成本與交付的第一戰(zhàn)場。誰能在封裝上建立優(yōu)勢，誰就握住了算力時(shí)代的命門。通往AI未來的路，或許不是更小的晶體管，而是更大的面板。