近日，全球集成電路領(lǐng)域的年度標(biāo)桿盛會(huì)——2026國(guó)際集成電路展覽會(huì)暨研討會(huì)（IIC 2026）在上海圓滿落幕。

作為國(guó)內(nèi)先進(jìn)工藝Signoff EDA領(lǐng)域的領(lǐng)軍企業(yè)，行芯科技受邀出席“Chiplet與先進(jìn)封裝技術(shù)研討會(huì)”，并發(fā)表題為《Signoff全棧解決方案，賦能3DIC Chiplet一次流片成功》主題演講。演講基于3DIC簽核的核心技術(shù)痛點(diǎn)，深度解析行芯的Glory-Golden標(biāo)準(zhǔn)簽核平臺(tái)，旨在為Chiplet異構(gòu)集成提供全流程、高可靠的簽核支撐。

PART 01

后摩爾時(shí)代，3DIC簽核面臨的核心挑戰(zhàn)

進(jìn)入后摩爾時(shí)代，3DIC成為實(shí)現(xiàn)Chiplet異構(gòu)集成的核心路徑。然而，多Die堆疊、高密度Hybrid Bonding、TSV等技術(shù)的應(yīng)用，也讓芯片簽核面臨著前所未有的嚴(yán)峻挑戰(zhàn)：

復(fù)合耦合難題：復(fù)合Die結(jié)構(gòu)引發(fā)了Signoff Coupling RC（電阻電容耦合）、SI（信號(hào)完整性）、PI（電源完整性）等一系列復(fù)雜問(wèn)題。

流程復(fù)雜度飆升：物理驗(yàn)證和簽核的整體流程復(fù)雜度急劇提高。

多物理場(chǎng)耦合：電、磁、熱、力等多物理場(chǎng)耦合的分析技術(shù)難度大幅提升。

數(shù)據(jù)交互海量增長(zhǎng)：對(duì)多維度海量數(shù)據(jù)的快速交互與處理需求猛增。

PART 02

業(yè)內(nèi)領(lǐng)先：

行芯推出全棧3DIC Signoff解決方案

為應(yīng)對(duì)上述挑戰(zhàn)，行芯科技推出業(yè)內(nèi)首個(gè)支持任意組合堆疊方式的3DIC Signoff全棧解決方案，其核心優(yōu)勢(shì)體現(xiàn)在：

高精度跨層寄生參數(shù)提取保障數(shù)據(jù)基石：支持Face-to-Face、Face-to-Back、Back-to-Back等任意晶圓堆棧設(shè)計(jì)，精準(zhǔn)支持高密度Hybrid Bonding與TSV建模準(zhǔn)確捕獲跨層耦合效應(yīng)，為3DIC芯片簽核提供可靠精確的數(shù)據(jù)輸入。

多維度驗(yàn)證支持協(xié)同優(yōu)化：實(shí)現(xiàn)SI、PI、Power、Thermal、Timing等簽核流程的無(wú)縫銜接與高效協(xié)同?？焖俣ㄎ浑娫淳W(wǎng)絡(luò)風(fēng)險(xiǎn)，實(shí)現(xiàn)電-熱雙向耦合仿真，并適配3DIC跨Die時(shí)序收斂需求，達(dá)成“一次提取，全維度驗(yàn)證”。

踐行“Shift-Left”設(shè)計(jì)方法學(xué)減少迭代周期：將3DIC堆疊帶來(lái)的電源網(wǎng)絡(luò)設(shè)計(jì)、功耗分析等關(guān)鍵環(huán)節(jié)前置，提前識(shí)別系統(tǒng)級(jí)IR Drop風(fēng)險(xiǎn)。通過(guò)“左移”設(shè)計(jì)實(shí)踐，有效提升設(shè)計(jì)效率與“一次流片成功率”。

PART 03

賦能產(chǎn)業(yè)，共創(chuàng)未來(lái)

目前，行芯科技3DIC Signoff全棧方案已成功應(yīng)用于大容量存儲(chǔ)、高性能SoC等多個(gè)前沿領(lǐng)域，助力客戶實(shí)現(xiàn)多Die堆疊芯片的首次流片成功和供應(yīng)鏈安全。未來(lái)，行芯科技將繼續(xù)攜手本土生態(tài)伙伴，深耕先進(jìn)工藝與Chiplet異構(gòu)集成技術(shù)，以持續(xù)的技術(shù)創(chuàng)新賦能集成電路產(chǎn)業(yè)升級(jí)，為高端芯片的自主可控提供堅(jiān)實(shí)的EDA工具鏈支撐。