在芯片封裝領(lǐng)域，引線鍵合工藝技術(shù)成熟、成本低，但隨著芯片性能不斷提升，它的缺點(diǎn)也逐漸凸顯：比如引線越長(zhǎng)，電感就越大，這會(huì)影響高速信號(hào)的傳輸；多根引線緊密排列時(shí)，信號(hào)會(huì)互相干擾；引線的載流能力有限，一根25μm粗的引線只能通過約0.10.2A的電流，而某些高性能芯片的功耗已超過100A，需要數(shù)百根引線并聯(lián)才能滿足；然而，隨著引腳數(shù)量增加，焊盤間距越來越小，目前已接近2025μm的物理極限...為解決這些問題，創(chuàng)新的封裝技術(shù)應(yīng)運(yùn)而生，本文科準(zhǔn)測(cè)控小編就為您介紹倒裝芯片這一技術(shù)的原理，工藝流程與質(zhì)量驗(yàn)證方法。

圖片源自網(wǎng)絡(luò)

一、什么是倒裝芯片？

倒裝芯片技術(shù)，就是把芯片有電路的那一面朝下，通過分布在芯片表面的微小凸點(diǎn)，實(shí)現(xiàn)和基板連接。這項(xiàng)技術(shù)最早由IBM在20世紀(jì)60年代發(fā)明，當(dāng)時(shí)叫C4（可控塌陷芯片連接）。最初用于大型計(jì)算機(jī)的陶瓷基板封裝，后來逐漸擴(kuò)展到消費(fèi)電子領(lǐng)域。

二、倒裝芯片的幾種常見形式

1、焊球倒裝（C4）

這是最經(jīng)典的倒裝芯片形式。凸點(diǎn)的材料是焊料（錫基合金），通過回流焊工藝與基板連接。

這種倒裝形式電感極低（約0.05~0.1nH），比引線鍵合低一個(gè)數(shù)量級(jí)；可以做成面陣列——焊球布滿整個(gè)芯片底面，而不僅僅是四周，大幅提高引腳密度；熱量可以通過焊球傳到基板，有助于散熱。

2、球凸點(diǎn)/柱凸點(diǎn)倒裝

這種方式不是用焊料，而是用金或銅做成凸點(diǎn)?？梢岳矛F(xiàn)有的引線鍵合設(shè)備（球形鍵合機(jī)）來制作凸點(diǎn)，不需要重新設(shè)計(jì)芯片的焊盤布局。適合需要快速量產(chǎn)、不想重新設(shè)計(jì)芯片的項(xiàng)目。

3、導(dǎo)電聚合物倒裝

用導(dǎo)電膠代替焊料，工藝溫度更低，適合對(duì)熱敏感的器件。但導(dǎo)電聚合物的導(dǎo)電性和可靠性不如金屬凸點(diǎn)，目前應(yīng)用相對(duì)較少。

三、倒裝芯片的技術(shù)優(yōu)勢(shì)與挑戰(zhàn)

優(yōu)勢(shì)：

挑戰(zhàn)：

熱膨脹匹配問題：硅芯片和有機(jī)基板的熱膨脹系數(shù)不同，溫度變化時(shí)會(huì)產(chǎn)生應(yīng)力，可能導(dǎo)致焊球開裂。解決方法是灌入底部填充膠，把芯片和基板之間的縫隙填滿，膠固化后可以緩沖應(yīng)力。

散熱限制：雖然凸點(diǎn)可以傳熱，但對(duì)于極高功率的芯片（如CPU、GPU），主要熱量仍需從芯片背面散出，這需要額外的散熱片和導(dǎo)熱材料，增加成本。

需要重新設(shè)計(jì)芯片：真正的面陣列倒裝芯片需要把焊盤從四周重新排布到整個(gè)芯片表面，這涉及芯片設(shè)計(jì)改動(dòng)，成本較高。不過，隨著移動(dòng)設(shè)備對(duì)小型化的需求日益迫切，越來越多的芯片已經(jīng)原生采用面陣列設(shè)計(jì)。

四、如何驗(yàn)證倒裝芯片的互連可靠性？

在倒裝芯片工藝中，最關(guān)鍵的質(zhì)量問題就是：凸點(diǎn)與焊盤之間的連接是否牢固？封測(cè)廠通常需要使用專業(yè)的推拉力測(cè)試設(shè)備對(duì)倒裝芯片進(jìn)行破壞性的機(jī)械強(qiáng)度測(cè)試。包括：

1、凸點(diǎn)剪切測(cè)試

原理：在凸點(diǎn)側(cè)面施加一個(gè)水平推力，把凸點(diǎn)從焊盤上“推掉”，記錄需要多大的力。

意義：這個(gè)力值反映了凸點(diǎn)與焊盤之間的結(jié)合強(qiáng)度。力值過低，說明植球工藝有問題（如溫度不足、焊盤污染等）；力值過高且斷裂發(fā)生在凸點(diǎn)內(nèi)部，說明焊盤界面結(jié)合良好。

2、芯片推力測(cè)試

原理：對(duì)于已經(jīng)灌入底部填充膠的倒裝芯片，用推刀水平推動(dòng)芯片側(cè)面，把芯片從基板上“推掉”，記錄最大推力。

意義：這個(gè)測(cè)試驗(yàn)證的是底部填充膠的粘附強(qiáng)度。如果推力不足，說明膠水固化不良或界面存在污染，產(chǎn)品在溫度循環(huán)中容易出現(xiàn)分層失效。

3、拉拔測(cè)試

原理：垂直向上拉拔凸點(diǎn)或芯片，測(cè)量拉脫力。

意義：多用于失效模式分析。當(dāng)剪切測(cè)試出現(xiàn)異常時(shí)，可以通過拉拔測(cè)試觀察斷裂面位置，判斷是凸點(diǎn)內(nèi)部斷裂、界面分離還是焊盤剝離。

以上就是科準(zhǔn)測(cè)控小編關(guān)于倒裝芯片技術(shù)的介紹，希望對(duì)您有所幫助。如果您對(duì)倒裝芯片的工藝細(xì)節(jié)或推拉力測(cè)試方法有任何疑問，歡迎關(guān)注我們并私信留言，我們將為您提供專業(yè)的技術(shù)解答。

審核編輯 黃宇