MAX1084/MAX1085：高性能單電源10位ADC的卓越之選

在電子設計領域，模擬到數(shù)字的轉換是一個關鍵環(huán)節(jié)，對于許多應用來說，選擇合適的模數(shù)轉換器（ADC）至關重要。今天，我們就來深入了解一下MAXIM公司的兩款高性能ADC——MAX1084和MAX1085。

文件下載：MAX1085.pdf

一、產(chǎn)品概述

MAX1084/MAX1085是10位的模數(shù)轉換器，它們將高帶寬的跟蹤/保持電路、高速串行接口、內(nèi)部+2.5V參考電壓源以及低功耗特性集于一身。其中，MAX1084工作于+4.5V至+5.5V的單電源，而MAX1085則工作于+2.7V至+3.6V的單電源。這兩款器件采用3線串行接口，可直接與SPI?/QSPI?/MICROWIRE?設備連接，無需外部邏輯。它們利用外部串行接口時鐘進行逐次逼近式的模數(shù)轉換。低功耗、易用性和小封裝尺寸的特點，使它們非常適合遠程傳感器和數(shù)據(jù)采集應用，以及對功耗和空間要求苛刻的其他電路。這兩款器件采用8引腳SO封裝，并且與MAX1242/MAX1243引腳兼容，是其高速升級版。

二、產(chǎn)品特性

2.1 電源與分辨率

• 單電源供電：MAX1084的供電范圍為+4.5V至+5.5V，MAX1085為+2.7V至+3.6V，單電源的設計簡化了電路設計。
• 10位分辨率：能夠提供較高的轉換精度，滿足大多數(shù)應用的需求。

2.2 采樣率與跟蹤/保持

• 高采樣率：MAX1084的采樣率可達400ksps，MAX1085為300ksps，可快速采集模擬信號。
• 內(nèi)部跟蹤/保持：確保在轉換過程中能夠準確地采集和保持輸入信號。

2.3 參考電壓與功耗

• 內(nèi)部+2.5V參考：提供穩(wěn)定的參考電壓，減少外部元件的使用。
• 低功耗：在400ksps采樣率下，功耗僅為2.5mA，適合電池供電的應用。

2.4 接口與兼容性

• 3線串行接口：與SPI/QSPI/MICROWIRE兼容，方便與微處理器等設備連接。
• 引腳兼容升級：可直接替代MAX1242/MAX1243，實現(xiàn)高速升級。

2.5 封裝形式

采用8引腳SO封裝，占用空間小，適合小型化設計。

三、訂購信息

注：“+”表示無鉛/RoHS兼容封裝。

四、電氣特性

4.1 MAX1084電氣特性

在 (V{DD}=+4.5V) 至 +5.5V，(f{SCLK}=6.4 MHz) ，50%占空比，16個時鐘/轉換周期（400ksps），REF端接4.7μF電容，(T{A}=T{MIN}) 至 (T_{MAX}) 的條件下，其直流精度方面，分辨率為10位，相對精度（INL）MAX1084A為±0.5 LSB，MAX1084B為±1.0 LSB，差分非線性（DNL）為±1.0 LSB，無丟碼現(xiàn)象，偏移誤差為±4.0 LSB，增益誤差為±3.0 LSB，增益誤差溫度系數(shù)為±0.8 ppm/°C。動態(tài)特性方面，信噪失真比（SINAD）為60 dB，總諧波失真（THD）為 -70 dB，無雜散動態(tài)范圍（SFDR）為70 dB，互調(diào)失真（IMD）為76 dB，滿功率帶寬為6 MHz，全線性帶寬為350 kHz。轉換速率方面，轉換時間為2.5 μs，跟蹤/保持采集時間為468 ns，孔徑延遲為10 ns，孔徑抖動小于50 ps，串行時鐘頻率范圍為0.5至6.4 MHz，占空比為40%至60%。

4.2 MAX1085電氣特性

在 (V{DD}=+2.7V) 至 +3.6V，(f{SCLK}=4.8 MHz) ，50%占空比，16個時鐘/轉換周期（300ksps），REF端接4.7μF電容，(T{A}=T{MIN}) 至 (T_{MAX}) 的條件下，其直流精度方面，分辨率為10位，相對精度（INL）MAX1085A為±0.5 LSB，MAX1085B為±1.0 LSB，差分非線性（DNL）為±1.0 LSB，無丟碼現(xiàn)象，偏移誤差為±3.0 LSB，增益誤差為±3.0 LSB，增益誤差溫度系數(shù)為±1.6 ppm/°C。動態(tài)特性方面，信噪失真比（SINAD）為60 dB，總諧波失真（THD）為 -70 dB，無雜散動態(tài)范圍（SFDR）為70 dB，互調(diào)失真（IMD）為76 dB，滿功率帶寬為3 MHz，全線性帶寬為250 kHz。轉換速率方面，轉換時間為3.3 μs，跟蹤/保持采集時間為625 ns，孔徑延遲為10 ns，孔徑抖動小于50 ps，串行時鐘頻率范圍為0.5至4.8 MHz，占空比為40%至60%。

五、工作原理

5.1 轉換操作

MAX1084/MAX1085采用輸入跟蹤/保持（T/H）和逐次逼近寄存器（SAR）電路將模擬輸入信號轉換為10位數(shù)字輸出。內(nèi)部參考電壓被調(diào)整為2.5V，串行接口僅需三條數(shù)字線（SCLK、CS和DOUT），便于與微處理器連接。

5.2 工作模式

器件有正常和關機兩種模式。將SHDN引腳拉低可使器件進入關機模式，此時電源電流降至2μA（典型值）；將SHDN引腳拉高則使器件進入工作模式。將CS引腳拉低可啟動一次轉換，轉換結果以單極串行格式在DOUT引腳輸出。串行數(shù)據(jù)流由三個零和數(shù)據(jù)位（最高有效位在前）組成，DOUT的所有轉換都在SCLK上升沿后20ns發(fā)生。

5.3 模擬輸入

模擬輸入的滿量程電壓由內(nèi)部參考電壓（(V_{REF}=+2.5V) ）設定。在跟蹤模式下，模擬信號被采集并存儲在內(nèi)部保持電容中；在保持模式下，T/H開關打開，為ADC的SAR部分提供恒定輸入。

5.4 跟蹤/保持時間

跟蹤/保持電路獲取輸入信號所需的時間取決于其輸入電容的充電速度。如果輸入信號的源阻抗較高，獲取時間會延長，因此在轉換之間需要留出更多時間。獲取時間 (t{ACQ}) 可通過公式 (t{ACQ}=7(R{S}+R{IN}) × 12 pF) 計算，其中 (R{IN}=800 Omega) ，(R{S}) 為輸入信號的源阻抗，且 (t_{ACQ}) 對于MAX1084不小于468ns，對于MAX1085不小于625ns。當源阻抗低于4kΩ時，對ADC的交流性能影響不大。若連接一個0.01μF的電容到模擬輸入，則可使用更高的源阻抗，但輸入電容會與輸入源阻抗形成RC濾波器，限制ADC的輸入信號帶寬。

5.5 輸入帶寬

ADC的輸入跟蹤電路具有6MHz（MAX1084）或3MHz（MAX1085）的小信號帶寬，因此可以使用欠采樣技術對高速瞬態(tài)事件進行數(shù)字化，并測量帶寬超過ADC采樣率的周期性信號。為避免不需要的高頻信號混疊到感興趣的頻帶中，建議使用抗混疊濾波器。

5.6 模擬輸入保護

內(nèi)部保護二極管將模擬輸入鉗位到VDD和GND，允許輸入在(GND - 0.3V)至((V_{DD}+0.3V) )范圍內(nèi)擺動而不會損壞。如果模擬輸入超過電源電壓50mV以上，應將輸入電流限制在2mA以內(nèi)。

5.7 內(nèi)部參考

MAX1084/MAX1085具有一個片上電壓參考，調(diào)整為2.5V。內(nèi)部參考輸出連接到REF引腳，并驅(qū)動內(nèi)部電容DAC。該輸出可作為其他組件的參考電壓源，最大可提供800μA的電流。REF引腳需用4.7μF的電容進行旁路，較大的電容會增加從關機模式喚醒的時間。在關機模式下（(overline{SHDN}=0) ），內(nèi)部參考被禁用。

六、使用與連接

6.1 上電初始化與轉換啟動

上電時，如果SHDN未被拉低，完全放電的4.7μF參考旁路電容需要長達1.4ms的時間來獲取足夠的電荷以達到指定的精度，在此期間不應進行轉換。要啟動轉換，將CS引腳拉低，在CS的下降沿，T/H進入保持模式并啟動轉換，然后可以使用外部時鐘將數(shù)據(jù)串行移出。

6.2 降低電源電流

通過在轉換之間關閉MAX1084/MAX1085，可以顯著降低功耗。喚醒時間 (t_{WAKE}) 是從SHDN解除斷言到可以啟動轉換的時間，該時間取決于關機時間，因為外部4.7μF參考旁路電容在關機期間會緩慢放電，最長可達1.4ms。

6.3 時序與控制

轉換啟動和數(shù)據(jù)讀取操作由CS和SCLK數(shù)字輸入控制。CS的下降沿啟動轉換序列，T/H階段保持輸入電壓，ADC開始轉換，DOUT從高阻抗變?yōu)檫壿嫷汀CLK用于驅(qū)動轉換過程，并在確定每個轉換位時將數(shù)據(jù)移出。

6.4 輸出編碼與傳輸函數(shù)

MAX1084/MAX1085的數(shù)據(jù)輸出為二進制格式。代碼轉換發(fā)生在連續(xù)整數(shù)LSB值的中間，(V_{REF}=2.5V) ，1 LSB = 2.44 mV（即2.5V/1024）。

6.5 與標準接口的連接

MAX1084/MAX1085的串行接口與SPI、QSPI和MICROWIRE完全兼容。如果有串行接口，可將CPU的串行接口設置為master模式，由CPU生成串行時鐘，時鐘頻率最高可達6.4MHz（MAX1084）或4.8MHz（MAX1085）。具體操作步驟如下：

1. 使用CPU上的通用I/O線將 (overline{CS}) 拉低，保持SCLK為低。
2. 激活SCLK至少13個時鐘周期，前兩個時鐘在DOUT產(chǎn)生零，DOUT輸出數(shù)據(jù)在SCLK上升沿后20ns轉換，并以MSB優(yōu)先的格式輸出。注意SCLK到DOUT的有效時序特性，數(shù)據(jù)可以在SCLK的下降沿或上升沿時鐘輸入到微處理器。
3. 在第13個上升時鐘沿或之后將CS拉高。如果CS保持低電平，在LSB之后會時鐘輸出兩個子位和尾隨零。
4. 當 (overline{CS}) 為高電平時，在通過將CS拉低啟動新轉換之前，等待指定的最小時間 (t{CS}) 。如果在轉換完成之前通過將 (overline{CS}) 拉高中止轉換，則在啟動新轉換之前等待最小獲取時間 (t{ACQ}) 。CS必須保持低電平直到所有數(shù)據(jù)位都時鐘輸出。

七、布局與接地

為了獲得最佳性能，建議使用印刷電路板（PC板），不推薦使用繞線板。電路板布局應確保數(shù)字和模擬信號線相互分離，避免模擬和數(shù)字（尤其是時鐘）線相互平行，或數(shù)字線位于ADC封裝下方。建立一個單點模擬接地（“星形”接地點），與邏輯接地分開，將所有其他模擬接地和GND連接到該星形接地點以進一步降低噪聲。該接地到電源的接地回路應具有低阻抗且盡可能短，以實現(xiàn)無噪聲操作。高頻噪聲在 (V_{DD}) 電源中可能會影響ADC的高速比較器，因此使用0.1μF和10μF的旁路電容將該電源旁路到單點模擬接地，并盡量減小電容的引線長度以獲得最佳的電源噪聲抑制效果。為了減少電源噪聲的影響，可以連接一個10Ω的電阻作為低通濾波器來衰減電源噪聲。

八、總結

MAX1084/MAX1085憑借其高性能、低功耗、易用性和小封裝尺寸等優(yōu)點，在遠程傳感器、數(shù)據(jù)采集、醫(yī)療儀器、電池供電儀器等眾多領域具有廣泛的應用前景。電子工程師在設計相關電路時，可以根據(jù)具體需求選擇合適的型號，并注意布局和接地等問題，以充分發(fā)揮這兩款ADC的性能優(yōu)勢。大家在使用過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。