深入解析MAX1204：5V 8通道串行10位ADC的強(qiáng)大性能與應(yīng)用

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討Maxim Integrated推出的MAX1204，一款專(zhuān)為混合 +5V（模擬）和 +3V（數(shù)字）電源電壓應(yīng)用而設(shè)計(jì)的10位數(shù)據(jù)采集系統(tǒng)。

文件下載：MAX1204.pdf

一、產(chǎn)品概述

MAX1204具備8通道多路復(fù)用器、內(nèi)部跟蹤/保持電路和串行接口，結(jié)合了高轉(zhuǎn)換速度和低功耗的特點(diǎn)。它可以使用單 +5V 模擬電源或雙 ±5V 模擬電源，通過(guò)4線串行接口可直接連接到SPI/MICROWIRE?設(shè)備，無(wú)需外部邏輯，串行選通輸出還能直接連接到TMS320系列數(shù)字信號(hào)處理器。

1. 主要特性

• 多通道輸入：支持8通道單端或4通道差分輸入，提供了豐富的信號(hào)采集選擇。
• 寬電源范圍：可在 +5V 單電源或 ±5V 雙電源下工作，適應(yīng)不同的電源環(huán)境。
• 可調(diào)節(jié)輸出邏輯電平：用戶可將輸出邏輯電平設(shè)置在2.7V 至 5.25V 之間，方便與不同邏輯電平的設(shè)備接口。
• 低功耗：工作模式下電流僅為1.5mA，掉電模式下低至2μA，有效降低了系統(tǒng)功耗。
• 內(nèi)部參考：集成4.096V參考和參考緩沖放大器，簡(jiǎn)化了增益調(diào)整。
• 高速接口：SPI/MICROWIRE/TMS320兼容的4線串行接口，最高工作頻率可達(dá)2MHz。
• 軟件可配置輸入模式：支持軟件配置單極性/雙極性輸入，滿足不同應(yīng)用需求。

2. 封裝與溫度范圍

MAX1204提供20引腳的SSOP和PDIP封裝，適用于商業(yè)和擴(kuò)展溫度范圍，滿足不同應(yīng)用場(chǎng)景的要求。

二、電氣特性

1. 直流精度

• 分辨率：10位分辨率，能夠提供較為精確的模擬信號(hào)數(shù)字化轉(zhuǎn)換。
• 相對(duì)精度：MAX1204A的積分非線性（INL）為 ±0.5 LSB，MAX1204B為 ±1.0 LSB，且在整個(gè)溫度范圍內(nèi)無(wú)丟失碼。
• 差分非線性：差分非線性（DNL）為 ±1.0 LSB，保證了轉(zhuǎn)換的線性度。
• 偏移誤差和增益誤差：MAX1204A的偏移誤差為 ±1.0 LSB，增益誤差為 ±1.0 LSB；MAX1204B的偏移誤差為 ±2.0 LSB，增益誤差為 ±2.0 LSB。
• 增益溫度系數(shù)：外部參考為4.096V時(shí)，增益溫度系數(shù)為 ±0.8 ppm/°C，確保了在不同溫度環(huán)境下的穩(wěn)定性。

2. 動(dòng)態(tài)特性

• 信號(hào)噪聲失真比（SINAD）：在10kHz正弦波輸入、4.096VP - P、133ksps采樣率和2.0MHz外部時(shí)鐘的條件下，SINAD為66 dB，表明其對(duì)信號(hào)的還原能力較強(qiáng)。
• 總諧波失真（THD）：THD為 -70 dB，有效減少了諧波干擾。
• 無(wú)雜散動(dòng)態(tài)范圍（SFDR）：SFDR為70 dB，提高了信號(hào)的純凈度。
• 通道間串?dāng)_：通道間串?dāng)_為 -75 dB，降低了通道之間的相互干擾。
• 帶寬：小信號(hào)帶寬為4.5 MHz，全功率帶寬為800 kHz，能夠處理較高頻率的信號(hào)。

3. 轉(zhuǎn)換速率

• 轉(zhuǎn)換時(shí)間：內(nèi)部時(shí)鐘模式下，轉(zhuǎn)換時(shí)間為5.5 - 10 μs；外部時(shí)鐘2MHz、12個(gè)時(shí)鐘/轉(zhuǎn)換周期時(shí)，轉(zhuǎn)換時(shí)間為6 μs。
• 跟蹤/保持采集時(shí)間：跟蹤/保持采集時(shí)間為1.5 μs，確保了快速準(zhǔn)確的信號(hào)采集。
• 孔徑延遲和抖動(dòng)：孔徑延遲為10 ns，孔徑抖動(dòng)小于50 ps，保證了信號(hào)采集的準(zhǔn)確性。

4. 模擬輸入

• 輸入電壓范圍：?jiǎn)味撕筒罘州斎腚妷悍秶鸀?±VREF / 2 至 VREF，可根據(jù)不同的參考電壓進(jìn)行調(diào)整。
• 多路復(fù)用器泄漏電流：多路復(fù)用器泄漏電流為 ±0.01 - ±1 μA，減少了信號(hào)的泄漏。
• 輸入電容：輸入電容為16 pF，對(duì)輸入信號(hào)的影響較小。

5. 內(nèi)部參考

• 參考輸出電壓：TA = +25°C時(shí)，REF輸出電壓為4.076 - 4.096 - 4.116 V，提供了穩(wěn)定的參考電壓。
• 參考短路電流：REF短路電流為30 mA，保證了參考電路的安全性。
• 參考溫度系數(shù)：MAX1204AC的VREF溫度系數(shù)為 ±30 - ±50 ppm/°C，MAX1204AE為 ±30 - ±60 ppm/°C，MAX1204B為 ±30 ppm/°C，確保了參考電壓在不同溫度下的穩(wěn)定性。
• 負(fù)載調(diào)節(jié)：0mA至0.5mA輸出負(fù)載時(shí)，負(fù)載調(diào)節(jié)為2.5 mV，保證了參考電壓的穩(wěn)定性。

6. 外部參考

• 輸入電壓范圍：外部參考輸入電壓范圍為2.50 VDD + 50mV V，可適應(yīng)不同的外部參考源。
• 輸入電流：輸入電流為200 - 350 μA，對(duì)外部參考源的負(fù)載較小。
• 輸入電阻：輸入電阻為12 - 20 kΩ，保證了信號(hào)的傳輸質(zhì)量。
• 關(guān)斷時(shí)參考輸入電流：VSHDN = 0V時(shí)，REF輸入電流為1.5 - 10 μA，降低了關(guān)斷時(shí)的功耗。
• 參考緩沖器禁用閾值：REFADJ緩沖器禁用閾值為50mV VDD - V，方便控制參考緩沖器的工作狀態(tài)。

7. 電源要求

• 正電源電壓：正電源電壓VDD為5 ±5% V，提供了穩(wěn)定的電源供應(yīng)。
• 負(fù)電源電壓：負(fù)電源電壓VSS為0或 -5 ±5% V，可根據(jù)需要選擇不同的電源配置。
• 正電源電流：工作模式下正電源電流IDD為1.5 - 2.5 mA，快速掉電模式下為30 - 70 μA，全掉電模式下為2 - 10 μA，有效降低了功耗。
• 負(fù)電源電流：工作模式和快速掉電模式下負(fù)電源電流ISS為50 μA，全掉電模式下為10 μA。
• 邏輯電源電壓：邏輯電源電壓VL為2.70 - 5.25 V，可根據(jù)需要調(diào)整邏輯電平。
• 邏輯電源電流：VL = VDD = 5V時(shí)，邏輯電源電流IVL為10 μA。
• 電源抑制比：正電源抑制比（PSR）、負(fù)電源抑制比和邏輯電源抑制比在滿量程輸入時(shí)均在 ±0.06 - ±0.5 mV之間，有效抑制了電源噪聲的影響。

8. 數(shù)字輸入輸出

• 數(shù)字輸入：DIN、SCLK、CS輸入高電壓為2.0 V，輸入低電壓為0.8 V，輸入滯后為0.15 V，輸入泄漏電流為 ±1 μA，輸入電容為15 pF。SHDN輸入高電壓為VDD - 0.5 V，輸入中電壓為1.5 VDD - 1.5 V，輸入低電壓為0.5 V，輸入電流在高電平時(shí)為4.0 μA，低電平時(shí)為 -4.0 μA，中輸入時(shí)最大允許泄漏電流為 -100 - 100 nA。
• 數(shù)字輸出：當(dāng)VL = 2.7V至3.6V時(shí)，輸出電壓低（V OL）在I SINK = 3mA時(shí)為0.4 V，I SINK = 6mA時(shí)為0.3 V；輸出電壓高（V OH）在I SOURCE = 1mA時(shí)為VL - 0.5 V；三態(tài)泄漏電流為 ±10 μA，三態(tài)輸出電容為15 pF。當(dāng)VL = 4.75V至5.25V時(shí)，輸出電壓低（V OL）在I SINK = 5mA時(shí)為0.4 V，I SINK = 8mA時(shí)為0.3 V；輸出電壓高（V OH）在I SOURCE = 1mA時(shí)為4 V；三態(tài)泄漏電流為 ±10 μA，三態(tài)輸出電容為15 pF。

三、工作原理

1. 轉(zhuǎn)換技術(shù)

MAX1204采用逐次逼近轉(zhuǎn)換技術(shù)和輸入跟蹤/保持（T/H）電路，將模擬信號(hào)轉(zhuǎn)換為10位數(shù)字輸出。在采集間隔內(nèi)，選定的正輸入（IN+）通道對(duì)電容CHOLD充電，采集間隔持續(xù)三個(gè)SCLK周期，在輸入控制字的最后一位進(jìn)入后的SCLK下降沿結(jié)束。T/H開(kāi)關(guān)在采集間隔結(jié)束時(shí)打開(kāi)，將CHOLD上的電荷保留為IN+處信號(hào)的樣本。轉(zhuǎn)換間隔開(kāi)始時(shí)，輸入多路復(fù)用器將CHOLD從正輸入（IN+）切換到負(fù)輸入（IN-），電容DAC在轉(zhuǎn)換周期的剩余時(shí)間內(nèi)進(jìn)行調(diào)整，使比較器輸入的節(jié)點(diǎn)ZERO恢復(fù)到0V，從而形成模擬輸入信號(hào)的數(shù)字表示。

2. 跟蹤/保持

T/H在8位控制字的第5位移入后的時(shí)鐘下降沿進(jìn)入跟蹤模式，在第8位移入后的時(shí)鐘下降沿進(jìn)入保持模式。如果轉(zhuǎn)換器設(shè)置為單端輸入，IN-連接到GND，轉(zhuǎn)換器對(duì)“+”輸入進(jìn)行采樣；如果設(shè)置為差分輸入，IN-連接到“-”輸入，對(duì)|IN+ - IN-|的差值進(jìn)行采樣。轉(zhuǎn)換結(jié)束時(shí)，正輸入連接回IN+，CHOLD充電到輸入信號(hào)。T/H獲取輸入信號(hào)所需的時(shí)間取決于其輸入電容的充電速度，輸入信號(hào)源阻抗高時(shí)，采集時(shí)間會(huì)增加，需要在轉(zhuǎn)換之間留出更多時(shí)間。采集時(shí)間 (t{ACO}) 由公式 (t{ACO}=7 timesleft(R{S}+R{IN}right) × 16 pF) 計(jì)算，其中 (R{IN}=9 k Omega) ， (R{S}) 為輸入信號(hào)的源阻抗，且 (t_{ACO}) 不小于1.5μs。

3. 輸入帶寬

ADC的輸入跟蹤電路具有4.5MHz的小信號(hào)帶寬，可使用欠采樣技術(shù)對(duì)高速瞬態(tài)事件進(jìn)行數(shù)字化，并測(cè)量帶寬超過(guò)ADC采樣率的周期性信號(hào)。為避免高頻信號(hào)混疊到感興趣的頻帶，建議使用抗混疊濾波。

4. 模擬輸入范圍和輸入保護(hù)

內(nèi)部保護(hù)二極管將模擬輸入鉗位到VDD和VSS，允許模擬輸入引腳在 (VSS - 0.3V) 至 (VDD + 0.3V) 范圍內(nèi)擺動(dòng)而不損壞。但為了在滿量程附近進(jìn)行準(zhǔn)確轉(zhuǎn)換，輸入不得超過(guò)VDD 50mV或低于VSS 50mV。如果模擬輸入超過(guò)電源50mV，不要使非通道的保護(hù)二極管正向偏置超過(guò)2mA，以免影響通道轉(zhuǎn)換精度。

四、操作與配置

1. 啟動(dòng)轉(zhuǎn)換

其中，START為起始位，SEL2、SEL1、SEL0用于選擇轉(zhuǎn)換通道，UNI/BIP選擇單極性或雙極性轉(zhuǎn)換模式，SGL/DIF選擇單端或差分轉(zhuǎn)換，PD1和PD0選擇時(shí)鐘和掉電模式。

2. 簡(jiǎn)單軟件接口

要使用簡(jiǎn)單軟件接口進(jìn)行轉(zhuǎn)換，需確保CPU的串行接口運(yùn)行在主模式，選擇100kHz至2MHz的時(shí)鐘頻率。具體步驟如下：

1. 設(shè)置外部時(shí)鐘模式的控制字節(jié)TB1，格式為1XXXXX11二進(jìn)制，其中X表示所選的特定通道和轉(zhuǎn)換模式。
2. 使用CPU的通用I/O線將MAX1204的CS拉低。
3. 發(fā)送TB1并同時(shí)接收一個(gè)字節(jié)RB1，忽略RB1。
4. 發(fā)送全零字節(jié)（$00十六進(jìn)制）并同時(shí)接收字節(jié)RB2。
5. 再次發(fā)送全零字節(jié)（$00十六進(jìn)制）并同時(shí)接收字節(jié)RB3。
6. 將MAX1204的CS拉高。

3. 內(nèi)部和外部時(shí)鐘模式

MAX1204可以使用外部串行時(shí)鐘或內(nèi)部時(shí)鐘進(jìn)行逐次逼近轉(zhuǎn)換。在兩種時(shí)鐘模式下，外部時(shí)鐘用于將數(shù)據(jù)移入和移出MAX1204?？刂谱止?jié)的PD1和PD0位用于編程時(shí)鐘模式。

• 外部時(shí)鐘模式：外部時(shí)鐘不僅用于數(shù)據(jù)的移入和移出，還驅(qū)動(dòng)A/D轉(zhuǎn)換步驟?？刂谱止?jié)的最后一位之后，SSTRB脈沖高電平一個(gè)時(shí)鐘周期。在接下來(lái)的12個(gè)SCLK下降沿上，逐次逼近位決策完成并出現(xiàn)在DOUT上。CS為高電平時(shí)，SSTRB和DOUT進(jìn)入高阻抗?fàn)顟B(tài)；下一個(gè)CS下降沿后，SSTRB輸出邏輯低電平。如果時(shí)鐘周期超過(guò)10μs或串行時(shí)鐘中斷可能導(dǎo)致轉(zhuǎn)換間隔超過(guò)120μs，建議使用內(nèi)部時(shí)鐘模式。
• 內(nèi)部時(shí)鐘模式：MAX1204生成自己的轉(zhuǎn)換時(shí)鐘，使μP無(wú)需運(yùn)行SAR轉(zhuǎn)換時(shí)鐘，允許在轉(zhuǎn)換完成后以0至2MHz的任何時(shí)鐘速率讀取轉(zhuǎn)換結(jié)果。轉(zhuǎn)換開(kāi)始時(shí)SSTRB變低，轉(zhuǎn)換完成時(shí)變高。SSTRB低電平時(shí)間最長(zhǎng)為10μs，在此期間SCLK應(yīng)保持低電平以獲得最佳噪聲性能。轉(zhuǎn)換過(guò)程中，內(nèi)部寄存器存儲(chǔ)數(shù)據(jù)，轉(zhuǎn)換完成后，SCLK可在任何時(shí)間將數(shù)據(jù)從該寄存器時(shí)鐘輸出。啟動(dòng)轉(zhuǎn)換后，CS無(wú)需保持低電平。選擇內(nèi)部時(shí)鐘模式時(shí)，CS為高電平時(shí)SSTRB不會(huì)進(jìn)入高阻抗?fàn)顟B(tài)。

五、應(yīng)用信息

1. 上電復(fù)位

首次上電且SHDN未拉低時(shí)，內(nèi)部上電復(fù)位電路使MAX1204在內(nèi)部時(shí)鐘模式下激活，準(zhǔn)備進(jìn)行轉(zhuǎn)換，SSTRB為高電平。電源穩(wěn)定后，內(nèi)部復(fù)位時(shí)間為100μs，在此期間不應(yīng)進(jìn)行轉(zhuǎn)換。上電時(shí)SSTRB為高電平，CS為低電平時(shí)，DIN上的第一個(gè)邏輯1被解釋為起始位。在進(jìn)行轉(zhuǎn)換之前，DOUT移出零。

2. 參考緩沖器補(bǔ)償

SHDN除了具有關(guān)機(jī)功能外，還可選擇內(nèi)部或外部補(bǔ)償。補(bǔ)償會(huì)影響上電時(shí)間和最大轉(zhuǎn)換速度。由于采樣保持的下垂，無(wú)論是否補(bǔ)償，最小時(shí)鐘速率為100kHz。

• 外部補(bǔ)償：將SHDN浮空選擇外部補(bǔ)償。典型工作電路在REF處使用4.7μF電容，4.7μF或更大的值可確保穩(wěn)定性，并允許轉(zhuǎn)換器以2MHz的全時(shí)鐘速度運(yùn)行。外部補(bǔ)償會(huì)增加上電時(shí)間。
• 內(nèi)部補(bǔ)償：將SHDN拉高選擇內(nèi)部補(bǔ)償，內(nèi)部補(bǔ)償無(wú)需在REF處使用外部電容，可實(shí)現(xiàn)最短的上電時(shí)間，但僅適用于最高400kHz的外部時(shí)鐘。

3. 掉電模式

可以通過(guò)在轉(zhuǎn)換之間將轉(zhuǎn)換器置于低電流關(guān)機(jī)狀態(tài)來(lái)節(jié)省功率?？赏ㄟ^(guò)DIN控制字節(jié)的第1位和第0位選擇全掉電或快速掉電模式，SHDN為高電平或浮空（表2和表6）。任何時(shí)候?qū)HDN拉低可完全關(guān)閉轉(zhuǎn)換器，SHDN會(huì)覆蓋控制字節(jié)的第1位和第0位。

• 全掉電模式：關(guān)閉所有消耗靜態(tài)電流的芯片功能，將IDD和ISS通常降低到2μA。
• 快速掉電模式：關(guān)閉除帶隙參考之外的所有電路，電源電流為30μA。在內(nèi)部補(bǔ)償模式下，上電時(shí)間可縮短至5μs。

4. 外部和內(nèi)部參考

MAX1204可使用內(nèi)部或外部參考。外部參考可直接連接到REF端子或REFADJ引腳。

• 內(nèi)部參考：MAX1204的內(nèi)部緩沖器設(shè)計(jì)為在REF處提供4.096V，其內(nèi)部微調(diào)的2.44V參考通過(guò)1.68的標(biāo)稱(chēng)增益進(jìn)行緩沖。使用內(nèi)部參考時(shí)，單極性輸入的滿量程范圍為4.096V，雙極性輸入為 ±2.048V。內(nèi)部參考電壓可通過(guò)圖17所示的電路調(diào)整 ±1.5%。
• 外部參考：外部參考可放置在MAX1204內(nèi)部緩沖放大器的輸入（REFADJ）或輸出（REF）處。REFADJ輸入阻抗通常為20kΩ，REF處的輸入阻抗對(duì)于直流電流最小為12kΩ。轉(zhuǎn)換期間，REF處的外部參考必須提供高達(dá)35