探秘SCF5249集成ColdFire?微處理器：性能與應(yīng)用的深度剖析

在電子工程領(lǐng)域，微處理器的性能和功能對于產(chǎn)品的成功至關(guān)重要。今天，我們將深入探討Freescale Semiconductor的SCF5249集成ColdFire?微處理器，從其特點、功能到電氣特性，全方位解析這款處理器的魅力。

文件下載：SCF5249LAG120.pdf

1. 處理器概述

SCF5249最初設(shè)計用于MP3音樂播放器，尤其是便攜式MP3 CD播放器，作為系統(tǒng)控制器/解碼器。它采用32位ColdFire核心，配備增強型乘法累加（EMAC）單元，為MP3解碼、文件管理和系統(tǒng)控制所需的控制代碼和信號處理提供了最佳性能和代碼密度。同時，它還具備低功耗特性，如硬連線CD ROM解碼器、先進的0.18um CMOS工藝技術(shù)、1.8V核心電源和片上96KByte SRAM。MP3解碼所需的CPU帶寬不到20MHz，并且可以在片上SRAM中運行，僅在數(shù)據(jù)輸入和輸出時進行外部訪問。

此外，SCF5249還是一款出色的通用系統(tǒng)控制器，在140MHz的頻率下，性能超過125 Dhrystone 2.1 MIPS，且價格極具競爭力。其集成的外設(shè)和EMAC單元使其在某些應(yīng)用中可以替代微控制器和DSP。大多數(shù)外設(shè)引腳還可以重新映射為通用I/O引腳。

1.1 可選部件編號

1.2 處理器特性

SCF5249集成了一個運行在140MHz的V2 ColdFire?處理器核心，并配備了以下模塊：

• DMA控制器：具有4個DMA通道，支持雙地址和單地址傳輸，具備32位數(shù)據(jù)傳輸能力，可實現(xiàn)內(nèi)存到內(nèi)存的傳輸，并具有中斷功能。
• 增強型乘法累加單元（EMAC）：支持32x32位和16x16位操作數(shù)的單周期乘法累加運算，支持有符號、無符號、整數(shù)和定點小數(shù)輸入操作數(shù)，擁有四個48位累加器。
• 8-KByte直接映射指令緩存：時鐘頻率加倍，與微處理器核心速度匹配，具備刷新功能，非阻塞緩存可快速訪問關(guān)鍵代碼和數(shù)據(jù)。
• 96-KByte SRAM：分為兩個存儲體，SRAM0（32K）和SRAM1（64K），可提供單周期訪問關(guān)鍵代碼和數(shù)據(jù)，支持DMA對SRAM1的請求。
• 音頻接口：支持IEC958輸入和輸出，提供四個串行Philips IIS/Sony EIAJ接口，支持主從操作。
• CD文本接口：允許CD子代碼接口（僅發(fā)送器）。
• 雙通用同步/異步接收器/發(fā)送器（雙UART）：全雙工操作，具備波特率發(fā)生器、調(diào)制解調(diào)器控制信號和DMA中斷能力。
• 排隊串行外設(shè)接口（QSPI）：可編程隊列支持多達16次傳輸，無需用戶干預(yù)，支持8至16位的傳輸大小，支持多種波特率，具備可編程延遲和時鐘相位極性。
• 雙16位通用多模式定時器：時鐘源可從外部、CPU時鐘/2和CPU時鐘/32中選擇，具有8位可編程預(yù)分頻器，具備處理器中斷能力。
• IDE/智能媒體接口：允許直接連接到IDE硬盤驅(qū)動器或其他IDE外設(shè)。
• 模擬/數(shù)字轉(zhuǎn)換器：12位分辨率，4個多路復(fù)用輸入。
• 閃存卡接口：支持Sony MemoryStick兼容設(shè)備和SD卡等閃存媒體。
• 雙I2C接口：支持EEPROM、LCD控制器、A/D轉(zhuǎn)換器、鍵盤等設(shè)備的芯片間總線接口，具備主從模式和多主支持。
• 系統(tǒng)調(diào)試支持：提供實時指令跟蹤、背景調(diào)試模式、調(diào)試異常處理能力和實時調(diào)試支持。
• 系統(tǒng)接口：無膠合總線接口，支持四個芯片選擇和DRAMC，具備可編程中斷控制器和44個可編程通用輸入、46個可編程通用輸出（160 MAPBGA封裝）。
• 時鐘：時鐘倍增PLL，可編程頻率。
• 電源：1.8V核心，3.3V I/O。
• 封裝：160引腳MAPBGA封裝（140 MHz合格）和144引腳QFP封裝（120 MHz合格）。

2. 功能模塊詳解

2.1 ColdFire V2核心

ColdFire V2核心由兩個獨立的、解耦的流水線結(jié)構(gòu)組成，以最大化性能并最小化核心尺寸。指令獲取流水線（IFP）是一個兩級流水線，用于預(yù)取指令。預(yù)取的指令流隨后進入兩級操作數(shù)執(zhí)行流水線（OEP），該流水線解碼指令、獲取所需操作數(shù)并執(zhí)行所需功能。由于IFP和OEP流水線通過一個作為FIFO隊列的指令緩沖區(qū)解耦，IFP可以在OEP實際使用指令之前預(yù)取指令，從而最大限度地減少等待指令的時間。OEP采用傳統(tǒng)的RISC數(shù)據(jù)路徑，具有雙讀端口寄存器文件和算術(shù)邏輯單元（ALU）。

2.2 DMA控制器

SCF5249提供四個完全可編程的DMA通道，用于快速數(shù)據(jù)傳輸。支持單地址和雙地址模式，具備編程突發(fā)和周期竊取功能。數(shù)據(jù)傳輸可選擇8、16、32或128位。支持打包和解包操作。兩個內(nèi)部音頻通道和雙UART可以與DMA通道一起使用，所有通道都可以執(zhí)行內(nèi)存到內(nèi)存的傳輸。DMA控制器具有用戶可選擇的24位或16位計數(shù)器和可編程的DMA異常處理程序，但不支持外部請求。

2.3 增強型乘法和累加模塊（EMAC）

集成的EMAC單元提供了一組通用的DSP操作，并增強了ColdFire架構(gòu)中的整數(shù)乘法指令。EMAC在三個相關(guān)領(lǐng)域提供功能：更快的有符號和無符號整數(shù)乘法、支持有符號和無符號操作數(shù)的新乘法累加操作以及新的雜項寄存器操作。支持16x16和32x32乘法以及48位累加，同時支持有符號和無符號整數(shù)以及有符號定點小數(shù)輸入操作數(shù)的全套擴展。EMAC對32x32位乘法指令采用單時鐘發(fā)出，并實現(xiàn)了四級執(zhí)行流水線。

2.4 指令緩存

指令緩存通過在單個時鐘周期內(nèi)為執(zhí)行單元提供緩存的指令來提高系統(tǒng)性能。SCF5249處理器使用8K字節(jié)的直接映射指令緩存，在140 MHz下可實現(xiàn)125 MIPS的性能。緩存通過物理地址訪問，每個16字節(jié)的行由一個地址標(biāo)簽和一個有效位組成。指令緩存還包括一個用于16位和8位端口大小的突發(fā)接口，以快速填充緩存行。

2.5 內(nèi)部96-KByte SRAM

96-KByte的片上SRAM分為兩個存儲體，SRAM0（32K）和SRAM1（64K），為ColdFire核心提供單時鐘周期訪問。該SRAM可以存儲處理器堆棧和關(guān)鍵代碼或數(shù)據(jù)段，以最大限度地提高性能。第二個存儲體的內(nèi)存可以在DMA下訪問。

2.6 DRAM控制器

SCF5249 DRAM控制器為多達兩個DRAM存儲體提供無膠合接口，每個存儲體最大可達32 MBytes?？刂破髦С?6位數(shù)據(jù)總線，獨特的尋址方案允許在不重新布線地址線和電路板的情況下增加系統(tǒng)內(nèi)存大小。控制器可在頁面模式、非頁面模式和突發(fā)頁面模式下操作，并支持SDRAM。

2.7 系統(tǒng)接口

SCF5249提供與16位端口大小的SRAM、ROM和外圍設(shè)備的無膠合接口，可獨立可編程控制芯片選擇和寫使能信號的斷言和否定。同時，它還支持突發(fā)ROM。

2.8 外部總線接口

總線接口控制器在ColdFire核心或DMA與內(nèi)存、外設(shè)或外部總線上的其他設(shè)備之間傳輸信息。外部總線接口提供23位地址總線空間、16位數(shù)據(jù)總線、輸出使能和讀寫信號，實現(xiàn)了支持突發(fā)操作的擴展同步協(xié)議。

2.9 串行音頻接口

SCF5249數(shù)字音頻接口提供四個串行Philips IIS/Sony EIAJ接口。一個接口為4針（1位時鐘、1字時鐘、1數(shù)據(jù)輸入、1數(shù)據(jù)輸出），其他三個接口為3針（1位時鐘、1字時鐘、1數(shù)據(jù)輸入或輸出）。串行接口對最小采樣頻率沒有限制，最大采樣頻率由位時鐘輸入的最大頻率決定，為內(nèi)部系統(tǒng)時鐘頻率的1/3。

2.10 IEC958數(shù)字音頻接口

SCF5249有兩個數(shù)字音頻輸入接口和一個數(shù)字音頻輸出接口。有四個數(shù)字音頻輸入引腳和兩個數(shù)字音頻輸出引腳。內(nèi)部多路復(fù)用器選擇四個輸入之一作為數(shù)字音頻輸入接口。一個數(shù)字音頻輸出接口有兩個IEC958輸出，一個輸出攜帶專業(yè)“c”通道，另一個攜帶消費“c”通道，其余數(shù)據(jù)相同。IEC958輸出可以采用內(nèi)部IEC958發(fā)生器的輸出，也可以多路復(fù)用四個IEC958輸入之一。

2.11 音頻總線

音頻接口連接到一個內(nèi)部總線，該總線攜帶所有音頻數(shù)據(jù)。每個接收器將接收到的數(shù)據(jù)放置在音頻總線上，每個發(fā)送器從音頻總線上獲取數(shù)據(jù)進行傳輸。每個發(fā)送器都有一個源選擇寄存器。除了音頻接口外，還有六個CPU可訪問的寄存器連接到音頻總線。其中三個寄存器允許從音頻總線讀取數(shù)據(jù)并選擇音頻源，另外三個寄存器提供向音頻總線寫入數(shù)據(jù)的路徑，并可以被發(fā)送器選擇為音頻源。通過這些寄存器，CPU可以訪問音頻樣本進行處理。音頻可以從接收器路由到發(fā)送器，而無需核心處理數(shù)據(jù)，因此音頻總線可以用作數(shù)字音頻數(shù)據(jù)開關(guān)，也可用于音頻格式轉(zhuǎn)換。

2.12 CD-ROM編碼器/解碼器

SCF5249能夠在硬件中處理CD-ROM扇區(qū)，處理符合CD-ROM和CD-ROM XA標(biāo)準(zhǔn)。CD-ROM解碼器在硬件中執(zhí)行以下功能：扇區(qū)同步識別、扇區(qū)解擾、模式1、模式2形式1和模式2形式2扇區(qū)的CRC校驗和驗證，但不執(zhí)行第三層錯誤糾正。CD-ROM編碼器在硬件中執(zhí)行以下功能：扇區(qū)同步識別、扇區(qū)加擾、模式1、模式2形式1和模式2形式2扇區(qū)的CRC校驗和插入，第三層錯誤編碼需要在軟件中完成，單速情況下大約需要5 - 10 MHz的性能。

2.13 雙UART模塊

該模塊包含兩個全雙工UART，具有獨立的接收和發(fā)送緩沖區(qū)。數(shù)據(jù)格式可以是5、6、7或8位，具有偶數(shù)、奇數(shù)或無校驗位，最多2個停止位，以1/16為增量。四字節(jié)接收緩沖區(qū)和兩字節(jié)發(fā)送緩沖區(qū)可最小化CPU服務(wù)調(diào)用。雙UART模塊還提供了多種錯誤檢測和可屏蔽中斷功能。調(diào)制解調(diào)器支持包括請求發(fā)送（RTS）和清除發(fā)送（CTS）線。系統(tǒng)時鐘通過可編程預(yù)分頻器提供時鐘功能，可選擇全雙工、自動回顯環(huán)回、本地環(huán)回和遠程環(huán)回模式?？删幊屉pUART可以在各種正?；蝈e誤條件事件下中斷CPU。

2.14 排隊串行外設(shè)接口QSPI

QSPI模塊提供具有排隊傳輸能力的串行外設(shè)接口，一次支持多達16次堆疊傳輸，無需在傳輸之間進行CPU干預(yù)。在140 MHz的CPU時鐘下，傳輸速度可達37 Mbits/秒。QSPI僅支持主模式操作。

2.15 定時器模塊

定時器模塊包括兩個通用定時器，每個定時器包含一個自由運行的16位定時器，可用于以下三種模式之一：

• 定時器捕獲：該模式通過外部事件捕獲定時器值。
• 輸出捕獲：該模式在定時器達到設(shè)定值時觸發(fā)外部信號或中斷CPU。
• 事件計數(shù)器：該模式對外部事件進行計數(shù)。

定時器單元具有一個8位預(yù)分頻器，允許對從系統(tǒng)時鐘導(dǎo)出的時鐘輸入頻率進行編程。除了從總線時鐘（CPU時鐘/2）導(dǎo)出的÷1和÷16時鐘外，可編程定時器輸出引腳可以生成低電平有效脈沖或切換輸出。

2.16 IDE和SmartMedia接口

SCF5249系統(tǒng)總線允許通過最少的外部硬件連接IDE硬盤驅(qū)動器和SmartMedia閃存卡。外部硬件包括地址和數(shù)據(jù)的總線緩沖器，旨在減少總線上的負載并防止SDRAM和閃存訪問傳播到IDE總線。緩沖器的控制信號在SCF5249中生成。

2.17 模擬/數(shù)字轉(zhuǎn)換器（ADC）

四通道ADC基于Sigma-Delta概念，具有12位分辨率。ADC的數(shù)字部分在內(nèi)部提供，模擬電壓比較器和外部積分電路（電阻/電容）必須在外部提供，由ADC輸出驅(qū)動。當(dāng)ADC測量周期完成時，提供軟件中斷。

2.18 閃存卡接口

該接口與Sony MemoryStick和SecureDigital兼容，但不提供對MagicGate的硬件支持。

2.19 I2C模塊

兩線I2C總線接口符合Philips I2C總線標(biāo)準(zhǔn)，是一個雙向串行總線，用于在設(shè)備之間交換數(shù)據(jù)。I2C總線最小化了終端系統(tǒng)中設(shè)備之間的互連，最適合需要在多個設(shè)備之間進行偶爾快速通信的應(yīng)用。總線電容和唯一地址的數(shù)量限制了最大通信長度和可連接設(shè)備的數(shù)量。

2.20 芯片選擇

兩個可編程芯片選擇輸出提供信號，實現(xiàn)與外部內(nèi)存和外圍電路的無膠合連接。基地址、訪問權(quán)限和自動等待狀態(tài)插入可以通過配置寄存器進行編程。這些信號還可以連接到16位端口。CS0在復(fù)位后激活，用于從外部FLASH/ROM啟動。

2.21 GPIO接口

共有44個通用輸入和46個通用輸出可用，這些信號與各種其他信號復(fù)用。八個GPIO輸入具有邊緣敏感中斷能力。

2.22 中斷控制器

中斷控制器提供對總共57個中斷的用戶可編程控制。有49個內(nèi)部中斷源，此外，還有8個GPIO可以在引腳的上升或下降沿產(chǎn)生中斷。所有中斷都是自動向量的，中斷級別是可編程的。

2.23 JTAG

為了幫助進行系統(tǒng)診斷和制造測試，SCF5249包括符合IEEE 1149.1A標(biāo)準(zhǔn)的專用用戶可訪問測試邏輯，通常稱為聯(lián)合測試行動組（JTAG）。有關(guān)更多信息，請參考IEEE 1149.1A標(biāo)準(zhǔn)。Freescale提供用于JTAG測試的BSDL文件。

2.24 系統(tǒng)調(diào)試接口

ColdFire處理器核心調(diào)試接口支持實時指令跟蹤和調(diào)試，以及背景調(diào)試模式。背景調(diào)試模式（BDM）接口提供系統(tǒng)調(diào)試功能。在實時指令跟蹤中，四個狀態(tài)線實時提供處理器活動信息（PST引腳）。一個四位寬的調(diào)試數(shù)據(jù)總線（DDATA）顯示操作數(shù)數(shù)據(jù)和流程更改地址，有助于跟蹤機器的動態(tài)執(zhí)行路徑。

2.25 晶體和片上PLL

通常，對于CD R/W應(yīng)用，使用外部16.92 MHz或33.86 MHz時鐘輸入；對于便攜式CD播放器應(yīng)用，11.2896 MHz時鐘更為實用。然而，片上可編程PLL生成處理器時鐘，允許使用幾乎任何低頻外部時鐘（5 - 35 MHz）。提供兩個時鐘輸出（MCLK1和MCLK2）作為音頻主時鐘，輸出頻率可編程為Fxtal、Fxtal/2、Fxtal/3和Fxtal/4。Fxtal/3選項僅在連接33.86 MHz晶體時可用。SCF5249通過16位脈沖密度調(diào)制輸出支持振蕩器的VCO操作，使用此模式可以將振蕩器鎖定到傳入的IEC958或IIS信號的頻率。最大調(diào)整量取決于振蕩器的類型和設(shè)計，通常，晶體振蕩器的調(diào)整量可達±100 ppm，LC振蕩器的調(diào)整量超過±1000 ppm。

3. 信號描述

3.1 信號索引