項目的設(shè)計初期，我們需要選型FPGA后進行FPGA原理圖設(shè)計，F(xiàn)PGA的原理圖設(shè)計和單片機的原理圖設(shè)計有很大的區(qū)別：單片機的外設(shè)是固定的引腳，我們只需要根據(jù)數(shù)據(jù)手冊確定各個外設(shè)的引腳就行，但是，F(xiàn)PGA卻大不相同同，引腳外設(shè)既靈活又有很多約束條件，靈活是不同的UART/SPI等外設(shè)引腳的確定可以根據(jù)需求改變，很多約束條件指：配置引腳、時鐘等有很多約束條件。下面來介紹不是常規(guī)的通過大量單一的查閱數(shù)據(jù)手冊來初步進行引腳分配，而是在Vivado中新建IO Planning工程來初步引腳分配，這樣會大大提高開發(fā)效率，目前只在Vivado中發(fā)現(xiàn)此功能，現(xiàn)在分享給大家。

如上圖所示，打開Vivado后，新建工程，選擇IO Planning工程，IO Planning工程不需要任何設(shè)計的源文件就可以查看FPGA的引腳資源。當然，其它幾項就是新建RTL工程、導(dǎo)入以前的XST、ISE工程文件、新建例程工程。接下來，就是：

可選的導(dǎo)入IO分配文件，可以是CSV或XDC格式的文件，其中，CSV和XDC文件可以由Candance原理圖設(shè)計軟件直接導(dǎo)出后使用，如果你一直是手動的編寫CSV或XDC文件，那就太OUT了。接著，自然到了型號選擇了：

在這里，你可以選擇最右側(cè)的開發(fā)板型號，也可以選擇Part，具體的FPGA的型號，選擇完后，我們可以很清晰的看到該型號的資源列表：包括IO數(shù)、可用的IO數(shù)、內(nèi)部BRAM大小、時鐘資源等。最終確定后，我們可以很直觀的看到FPGA的引腳視圖，如下圖：

下面，我們看看到這里，他有那些用處，查看不同屬性的引腳分配，指導(dǎo)PCB設(shè)計，如下圖：只查看各個BANK及電源引腳的分布圖：

查看Transceiver Pins的分布圖：

專用的配置引腳分布圖：

通過右側(cè)的篩選框來篩選查看某類引腳分布圖。當然除了這個功能，還可以根據(jù)導(dǎo)入的CSV或XDC文件來生成頂層文件來驗證引腳分配的合理性，檢查DRC等：

同樣，可以手動添加分配引腳，并查看差分對引腳情況。

總之，通過IO Planning工程可以很好的幫助我們設(shè)計原理圖、PCB和項目選型評估.