新UltraScale ASIC時(shí)鐘架構(gòu)的使用及好處
了解新的UltraScale ASIC時(shí)鐘架構(gòu)：如何使用它，它帶來(lái)的好處以及從現(xiàn)有設(shè)計(jì)遷移的容易程度。 另請(qǐng)參閱如何使用時(shí)鐘向?qū)渲脮r(shí)鐘網(wǎng)絡(luò)。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
asic
+關(guān)注
關(guān)注
34文章
1274瀏覽量
124575 -
賽靈思
+關(guān)注
關(guān)注
33文章
1798瀏覽量
133426 -
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1971瀏覽量
134987
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
LMK04000 系列時(shí)鐘抖動(dòng)清理器：高精度時(shí)鐘解決方案深度剖析
和穩(wěn)定性，因此需要高性能的時(shí)鐘抖動(dòng)清理器來(lái)確保時(shí)鐘信號(hào)的質(zhì)量。德州儀器（TI）的 LMK04000 系列時(shí)鐘抖動(dòng)清理器，憑借其獨(dú)特的級(jí)聯(lián) PLL 架構(gòu)和出色的低噪聲性能，成為了眾多工程
IDT 9FGL04：高性能 4 輸出 3.3V PCIe 時(shí)鐘發(fā)生器詳解
的成員，具備 4 個(gè)輸出使能引腳用于時(shí)鐘管理，支持兩種不同的擴(kuò)頻級(jí)別以及無(wú)擴(kuò)頻模式。它支持 PCIe Gen1 - 4 通用時(shí)鐘架構(gòu)（CC）、PCIe 獨(dú)立參考無(wú)擴(kuò)頻（SRnS）和獨(dú)立參
使用Aurora 6466b協(xié)議實(shí)現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應(yīng)SoC的對(duì)接
在本博客中，我們將介紹使用 Aurora 6466b 協(xié)議實(shí)現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應(yīng) SoC 的對(duì)接。我們還將涵蓋有關(guān) IP 配置、FPGA 之間的連接、時(shí)鐘設(shè)置以及復(fù)位拓?fù)浣Y(jié)構(gòu)的詳細(xì)信息。
AMD UltraScale架構(gòu)：高性能FPGA與SoC的技術(shù)剖析
AMD UltraScale架構(gòu)：高性能FPGA與SoC的技術(shù)剖析 在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，高性能FPGA和MPSoC/RFSoC的需求日益增長(zhǎng)。AMD的UltraScale架構(gòu)憑借其創(chuàng)
ADS42LB49 雙通道、14位、250MSPS模數(shù)轉(zhuǎn)換器（ADC）技術(shù)手冊(cè)
的輸入阻抗，同時(shí)最大限度地減少采樣保持毛刺能量。采樣時(shí)鐘分頻器為系統(tǒng)時(shí)鐘架構(gòu)設(shè)計(jì)提供了更大的靈活性。ADS42LBx9 在較大的輸入頻率范圍內(nèi)提供出色的無(wú)雜散動(dòng)態(tài)范圍 （SFDR），功耗低。
ADC3244E 具有擴(kuò)展溫度范圍的雙通道 14 位 125MSPS 模數(shù)轉(zhuǎn)換器技術(shù)手冊(cè)
該ADC3244E是一款高線性度、超低功耗、雙通道、14位、25MSPS至125MSPS模數(shù)轉(zhuǎn)換器（ADC）。該器件專(zhuān)為支持具有大動(dòng)態(tài)范圍要求的高輸入頻率信號(hào)而設(shè)計(jì)。輸入時(shí)鐘分頻器為系統(tǒng)時(shí)鐘架構(gòu)設(shè)計(jì)提供了更大的靈活性，SYSREF輸入可實(shí)現(xiàn)完整的系統(tǒng)同步。
璞致電子 UltraScale+ RFSoC 架構(gòu)下的軟件無(wú)線電旗艦開(kāi)發(fā)平臺(tái)
璞致電子 PZ-ZU49DR-KFB 開(kāi)發(fā)板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器，以 "ARM+FPGA 異構(gòu)架構(gòu)" 為
AI芯片，需要ASIC
引擎。數(shù)據(jù)顯示，中國(guó)AI芯片市場(chǎng)規(guī)模預(yù)計(jì)將從2024年的1425億元迅猛增長(zhǎng)至2029年的1.34萬(wàn)億元，其中，ASIC架構(gòu)產(chǎn)品將在國(guó)內(nèi)市場(chǎng)占據(jù)主導(dǎo)地位。 ? AI?ASIC是專(zhuān)為人工智能算法打造的專(zhuān)用集成電路。其核心特征在于，
【PZ-ZU15EG-KFB】——ZYNQ UltraScale + 異構(gòu)架構(gòu)下的智能邊緣計(jì)算標(biāo)桿
璞致電子推出PZ-ZU15EG-KFB異構(gòu)計(jì)算開(kāi)發(fā)板，搭載Xilinx ZYNQ UltraScale+ XCZU15EG芯片，整合四核ARM Cortex-A53、雙核Cortex-R5F
AMD FPGA異步模式與同步模式的對(duì)比
本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下，異步模式與同步模式的對(duì)比及其對(duì)時(shí)鐘設(shè)置的影響。
FCO-L差分振蕩器搭建時(shí)鐘架構(gòu)，全面剖析光模塊與PCIe Gen6的時(shí)鐘設(shè)計(jì)思路
隨著通信速率進(jìn)入100G、200G乃至400G時(shí)代，系統(tǒng)對(duì)時(shí)鐘源的抖動(dòng)容限和溫漂性能提出更高要求。FCom富士晶振推出的FCO-L系列差分晶體振蕩器具備50fs級(jí)別的超低相位抖動(dòng)、寬溫高穩(wěn)等特點(diǎn)，成為光模塊、PCIe Gen6平臺(tái)和新一代數(shù)據(jù)中心的關(guān)鍵定時(shí)解決方案。
AMD Vivado Design Tool綜合中的門(mén)控時(shí)鐘轉(zhuǎn)換
傳統(tǒng)上，使用門(mén)控時(shí)鐘是 ASIC 設(shè)計(jì)中降低系統(tǒng)功耗的常見(jiàn)方法。通過(guò)門(mén)控時(shí)鐘，可在非必要時(shí)阻止整組寄存器的狀態(tài)轉(zhuǎn)換。
Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析
。Ultrascale+采用16ns，有3個(gè)系列：Artix，Kintex，Virtex。不僅是工藝制程方面，在其他方面也存在較大改進(jìn)，如時(shí)鐘資源與架構(gòu)，本文將重點(diǎn)介紹Ultrascale
AD9253對(duì)時(shí)鐘抖動(dòng)的要求怎么樣，應(yīng)該選擇怎樣的時(shí)鐘架構(gòu)？
1:這款芯片支持連續(xù)采樣、沿觸發(fā)和外觸發(fā)工作方式
2:時(shí)鐘必須使用時(shí)鐘芯片配置才行？使用有源晶振是否可以？
3：這款芯片對(duì)時(shí)鐘抖動(dòng)的要求怎么樣，應(yīng)該選擇怎樣的時(shí)鐘架構(gòu)？
發(fā)表于 04-15 06:43
工商網(wǎng)監(jiān)
評(píng)論