提起FPGA，可能很多人第一時(shí)間都會(huì)想到FPGA大廠賽靈思和Altera（已經(jīng)被英特爾收購），然而其實(shí)還有其他的一些非常有特色的FPGA廠商，比如基于FPGA的硬件加速器件和高性能嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）公司Achronix。

得益于近年來人工智能/機(jī)器學(xué)習(xí)的快速發(fā)展，新的算法不斷的出現(xiàn)，這推動(dòng)了可編程的FPGA市場的快速增長。根據(jù)市場調(diào)研公司SemicoResearch的預(yù)測，AI應(yīng)用中FPGA的市場規(guī)模將在未來4年內(nèi)增長3倍，達(dá)到52億美元。

根據(jù)市場研究機(jī)構(gòu)IP Nest近期發(fā)布的最新的IP市場分析報(bào)告顯示，Achronix是2018年全球增速最快的IP提供商，同比增長達(dá)到了250%，足見Achronix業(yè)務(wù)增長之迅速。

而為了進(jìn)一步滿足人工智能/機(jī)器學(xué)習(xí)（AI/ML）和高帶寬數(shù)據(jù)加速應(yīng)用日益增長的需求，今年5月，Achronix公司推出了創(chuàng)新性的、全新的FPGA系列產(chǎn)品——Speedster 7t系列。

全新架構(gòu)：ASIC和FPGA的完美結(jié)合

我們都知道，對(duì)于AI加速來說，相較于我們常見的CPU、GPU等通用型芯片以及可編程的FPGA來說，ASIC芯片的計(jì)算能力和計(jì)算效率都直接根據(jù)特定的算法的需要進(jìn)行定制的，所以其可以實(shí)現(xiàn)體積小、功耗低、高可靠性、保密性強(qiáng)、計(jì)算性能高、計(jì)算效率高等優(yōu)勢。所以，在其所針對(duì)的特定的應(yīng)用領(lǐng)域，ASIC芯片的能效表現(xiàn)要遠(yuǎn)超CPU、GPU等通用型芯片以及可編程的FPGA。

但是，正如我們前面所提及的是，目前AI算法仍然處在一個(gè)不斷的快速更新迭代的階段，數(shù)值精度的可選擇性也越來越多。同時(shí)隨著AI的應(yīng)用場景快速發(fā)展演進(jìn)，新的解決方案都要去應(yīng)對(duì)在高性能、靈活和上市時(shí)間等方面的不同需求。

而AISC是針對(duì)特定的算法加速所設(shè)計(jì)的，這也使得其在靈活性上遠(yuǎn)不如可通過編程快速適應(yīng)新的軟件算法的FPGA。但是，F(xiàn)PGA在體積、能效、成本上卻又不如AISC。那么是否能夠有這樣一款產(chǎn)品，能夠很好的將FPGA和ASIC的優(yōu)點(diǎn)結(jié)合在一起呢？Achronix的Speedster 7t系列或許就是這樣一款產(chǎn)品。

Achronix稱，Speedster 7t系列是基于一種高度優(yōu)化的全新架構(gòu)，以其所具有的如同ASIC一樣的性能、可簡化設(shè)計(jì)的FPGA靈活性和增強(qiáng)功能，從而遠(yuǎn)遠(yuǎn)超越傳統(tǒng)的FPGA解決方案。

▲Achronix CEORobert Blake

Achronix Semiconductor總裁兼首席執(zhí)行官Robert Blake表示：“Speedster7t是Achronix歷史上最令人激動(dòng)的發(fā)布，代表了建立在四個(gè)架構(gòu)代系的硬件和軟件開發(fā)基礎(chǔ)上的創(chuàng)新和積淀，以及與我們領(lǐng)先客戶之間的密切合作。Speedster7t是靈活的FPGA技術(shù)與ASIC核心效率的融合，從而提供了一個(gè)全新的‘FPGA+’芯片品類，它們可以將高性能技術(shù)的極限大大提升?！?/p>

Speedster7t FPGA系列詳解

根據(jù)Achronix的介紹來看，Speedster7t FPGA系列產(chǎn)品是專為高帶寬應(yīng)用進(jìn)行設(shè)計(jì)的，其具有一個(gè)革命性的全新二維片上網(wǎng)絡(luò)（2D NoC，Network on Chip），以及一個(gè)高密度全新機(jī)器學(xué)習(xí)處理器（MLP）模塊陣列。通過將FPGA的可編程性與ASIC的布線結(jié)構(gòu)和計(jì)算引擎完美地結(jié)合在一起，Speedster7t系列產(chǎn)品創(chuàng)造了一類全新的“FPGA +”技術(shù)。

同時(shí)，Speedster7t系列產(chǎn)品還包括了高帶寬GDDR6接口、400G以太網(wǎng)端口和PCI Express Gen5等接口，所有這一切單元都互相連接以提供ASIC級(jí)帶寬，同時(shí)保留FPGA的完全可編程性。

而為了應(yīng)對(duì)接收來自多個(gè)高速來源的大量數(shù)據(jù)，同時(shí)還需要將那些數(shù)據(jù)分發(fā)到可編程片上算法性和處理性單元中，然后以盡可能低的延遲來提供那些結(jié)果，所以在制程工藝上，Speedster7t器件選擇了采用臺(tái)積電最新的7nm FinFET工藝制造。

全新機(jī)器學(xué)習(xí)處理器陣列

對(duì)于傳統(tǒng)的帶DSP模塊的FPGA來說，其所能夠提供的AI性能是相對(duì)有限的，因?yàn)槭褂肈SP模塊只能提供不高效的數(shù)值精度支持，使用外部LUT和內(nèi)存構(gòu)建AI/ML應(yīng)用程序，需要消除額外邏輯編輯和內(nèi)存資源，性能也受FPGA布線限制。

相比之下，Speedster7t FPGA則采用了全新機(jī)器學(xué)習(xí)處理器（MLP）中大規(guī)模的可編程計(jì)算單元平行陣列，它們可提供業(yè)界最高的、基于FPGA的計(jì)算密度。MLP是高度可配置的、計(jì)算密集型的單元模塊，每個(gè)MAC單元支持最多32個(gè)乘法器，可驅(qū)動(dòng)可變精度加法器/累加器，可支持4到24位的整點(diǎn)格式和高效的浮點(diǎn)模式，包括對(duì)TensorFlow的16位格式的支持，以及可使每個(gè)MLP的計(jì)算引擎加倍的增壓塊浮點(diǎn)格式的直接支持。

另外，每個(gè)MLP當(dāng)中還緊密耦合了內(nèi)存區(qū)塊，包括72K bits的RAM和2K bits的寄存器。這種運(yùn)算和存儲(chǔ)級(jí)鏈接，使得MLP在不需要使用FPGA布線資源的情況下，實(shí)現(xiàn)更復(fù)雜的AI算法。

此外，MLP還與嵌入式存儲(chǔ)器模塊緊密相鄰，通過消除傳統(tǒng)設(shè)計(jì)中與FPGA布線相關(guān)的延遲，來確保以750 MHz的最高性能將數(shù)據(jù)傳送到MLP。

這種高密度計(jì)算和高性能數(shù)據(jù)傳輸?shù)慕Y(jié)合使得處理器邏輯陣列能夠提供基于FPGA的最高可用計(jì)算能力以每秒萬億次運(yùn)算數(shù)量為單位（TOPS，Tera-OperationsPer Second）。

超高吞吐量的內(nèi)存帶寬和接口

高性能計(jì)算和機(jī)器學(xué)習(xí)系統(tǒng)的關(guān)鍵之處是高片外存儲(chǔ)器帶寬，從而為多個(gè)數(shù)據(jù)流提供存儲(chǔ)源和緩沖。Speedster7t器件是唯一支持GDDR6存儲(chǔ)器的FPGA，該類存儲(chǔ)器是具有最高帶寬的外部存儲(chǔ)器件。每個(gè)GDDR6存儲(chǔ)控制器都能夠支持512 Gbps的帶寬，Speedster7t器件中有多達(dá)8個(gè)GDDR6控制器，可以支持4 Tbps的GDDR6累加帶寬，并且以很小的成本就可提供與基于HBM的FPGA等效存儲(chǔ)帶寬。

“美光（Micron）樂于攜手Achronix去實(shí)現(xiàn)全球第一個(gè)面向高帶寬存儲(chǔ)需求而直接加載了GDDR6的FPGA產(chǎn)品，”美光計(jì)算與聯(lián)網(wǎng)業(yè)務(wù)部營銷副總裁Mal Humphrey?！跋襁@樣的創(chuàng)新的和可擴(kuò)展的解決方案將推動(dòng)人工智能領(lǐng)域內(nèi)的差異化，其中異構(gòu)計(jì)算可選方案與高性能的存儲(chǔ)是加速獲得數(shù)據(jù)內(nèi)涵的必需部分?！?/p>

除了這種超高吞吐量的存儲(chǔ)帶寬，Speedster7t器件還包括業(yè)界最高性能的接口端口，以支持極高帶寬的數(shù)據(jù)流。Speedster7t器件擁有多達(dá)72個(gè)業(yè)界最高性能的SerDes，可以達(dá)到1到112 Gbps的速度。還有帶有前向糾錯(cuò)（FEC）的硬件400G以太網(wǎng)MAC，支持4x 100G和8x 50G的配置，以及每個(gè)控制器有8個(gè)或16個(gè)通道的硬件PCI Express Gen5控制器。

“Achronix全新的Speedster7t FPGA系列產(chǎn)品是創(chuàng)新性芯片架構(gòu)實(shí)現(xiàn)爆發(fā)的一個(gè)卓越案例，創(chuàng)造該架構(gòu)的目的是直接面向AI應(yīng)用處理大量的數(shù)據(jù)，”Semico Research公司ASIC和SoC首席市場分析師Rich Wawrzyniak說道?！巴ㄟ^將數(shù)學(xué)函數(shù)、存儲(chǔ)器和可編程性整合到其機(jī)器學(xué)習(xí)處理器中，再結(jié)合交叉芯片、二維NoC結(jié)構(gòu)，從而形成了消除瓶頸和確保整個(gè)器件中數(shù)據(jù)自由流動(dòng)的絕佳方法。在AI / ML應(yīng)用中，內(nèi)存帶寬就是一切，Achronix的Speedster7t在這一領(lǐng)域提供了令人印象深刻的性能指標(biāo)。”

全新二維片上網(wǎng)絡(luò)：提供超高效率的數(shù)據(jù)移動(dòng)

來自Speedster7t高速I/O和存儲(chǔ)器端口的數(shù)萬兆比特?cái)?shù)據(jù)量非常的大，傳統(tǒng)的FPGA面向比特位的可編程互連邏輯陣列的路由容量已不能滿足需求，因此Speedster7t架構(gòu)提供了一個(gè)可橫跨和垂直跨越FPGA邏輯陣列的創(chuàng)新性的、高帶寬的二維片上網(wǎng)絡(luò)（NOC）。

這個(gè)2D NOC可連接到所有FPGA的高速數(shù)據(jù)和存儲(chǔ)器接口。它們就像疊加在FPGA互連這個(gè)城市街道系統(tǒng)上的空中高速公路網(wǎng)絡(luò)一樣，Speedster7t的NoC支持片上處理引擎之間所需的高帶寬通信。NoC中的每一行或每一列都可作為兩個(gè)256位實(shí)現(xiàn)，單向的、行業(yè)標(biāo)準(zhǔn)的AXI通道，工作頻率為2GHz，同時(shí)可為每個(gè)方向提供512 Gbps的數(shù)據(jù)流量。

通過在Speedster中實(shí)現(xiàn)專用2D NoC，極大地簡化了高速數(shù)據(jù)移動(dòng)，并確保數(shù)據(jù)流可以輕松地定向到整個(gè)FPGA結(jié)構(gòu)中的任何自定義處理引擎。最重要的是，NOC消除了傳統(tǒng)FPGA使用可編程路由和邏輯查找表資源在整個(gè)FPGA中移動(dòng)數(shù)據(jù)流中出現(xiàn)的擁塞和性能瓶頸。這種高性能網(wǎng)絡(luò)不僅可以提高Speedster7t FPGA的總帶寬容量，還可以在降低功耗的同時(shí)提高有效LUT容量。

以400G以太網(wǎng)總線帶寬操作所需頻率為例，傳統(tǒng)FPGA的最佳方案是總線大小為1024 bits，但是需要的頻率要達(dá)到724MHz，這在傳統(tǒng)的FPGA中是不可能實(shí)現(xiàn)的。顯然，對(duì)于任何400G以太網(wǎng)總線帶寬，傳統(tǒng)的FPGA運(yùn)行速度都不夠快。

相比之下，Speedster7t FPGA則可以通過2D NOC以四個(gè)256bits的總線以506MHz的工作頻率來實(shí)現(xiàn)。

針對(duì)安全性至上和硬件確保應(yīng)用的安全防護(hù)功能

Speedster7t FPGA系列產(chǎn)品在面臨第三方攻擊的威脅時(shí)，可用最先進(jìn)的比特流安全保護(hù)功能應(yīng)對(duì)，它們具有的多層防御能力可保護(hù)比特流的保密性和完整性。密鑰是基于防篡改物理不可克隆技術(shù)（PUF）進(jìn)行加密，比特流由256位的AES-GCM加密算法進(jìn)行加密和驗(yàn)證。為了防止來自旁側(cè)信道的攻擊，比特流被分段，每個(gè)數(shù)據(jù)段使用單獨(dú)導(dǎo)出的密鑰，且解密硬件采用差分功率分析（DPA）計(jì)數(shù)器措施。此外，2048位RSA公鑰認(rèn)證協(xié)議被用來激活解密和認(rèn)證硬件。用戶可以確信的是當(dāng)他們加載其安全比特流時(shí)，它是預(yù)期的配置，這是因?yàn)樗淹ㄟ^RSA公鑰、AES-GCM私鑰和CRC校驗(yàn)進(jìn)行了身份驗(yàn)證。

四款Speedster7t FPGA系列產(chǎn)品

Speedster7t FPGA系列目前共有4款產(chǎn)品，器件的大小范圍為從363K至2.6M 的6輸入查找表（LUT）。

在具體的性能指標(biāo)方面，Achronix透露，Speedster7t FPGA系列種最強(qiáng)的7t1500，在其最高頻率750MHz，80%利用率，每個(gè)MLP區(qū)塊支持16×Int8運(yùn)算的情況下，在ResNet-50訓(xùn)練模型下，可以實(shí)現(xiàn)高達(dá)8600張/秒的圖像識(shí)別能力；而在Yolov2的算法之下，7t1500亦可實(shí)現(xiàn)1600張/秒的圖像識(shí)別能力。

據(jù)Achronix CEORobert Blake介紹，支持所有Achronix產(chǎn)品的ACE設(shè)計(jì)工具現(xiàn)已可提供，可支持包括Speedcore eFPGA和Speedchip?FPGA多晶粒封裝芯片（Chiplet）。第一批用于評(píng)估的Speedster7t FPGA系列器件和開發(fā)板將于2019年第四季度提供。

小結(jié)：

從前面的介紹，我們不難看出，Speedster 7t系列FPGA，主要是通過其全新二維片上網(wǎng)絡(luò)，以及高密度全新機(jī)器學(xué)習(xí)處理器模塊陣列，實(shí)現(xiàn)了將FPGA的可編程性與ASIC的布線結(jié)構(gòu)和計(jì)算引擎完美地結(jié)合在一起。而這與去年賽靈思推出的全新的ACAP架構(gòu)也有著異曲同工之處。

需要指出的是，Achronix是目前唯一一家既提供獨(dú)立FPGA芯片又提供Speedcore?嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）的公司。也就是說，芯片設(shè)計(jì)廠商可以通過購買授權(quán)的形式，將Achronix的Speedcore?嵌入式FPGA（eFPGA）的IP整合到自己的芯片設(shè)計(jì)當(dāng)中，設(shè)計(jì)出符合自身需求的芯片。

而Achronix在Speedcore eFPGA IP中采用了與Speedster7t FPGA中使用的同一種技術(shù)，可支持從Speedster7t FPGA到ASIC的無縫轉(zhuǎn)換。這也意味著芯片設(shè)計(jì)廠商通過與Achronix合作，也可以獲得最新的Speedster7t FPGA系列的技術(shù)，并可將其轉(zhuǎn)換為ASIC。Achronix CEORobert Blake表示，該技術(shù)有望幫助客戶節(jié)省高達(dá)50％的功耗并降低90％的成本。